CN103390549B - 半导体器件制造方法 - Google Patents
半导体器件制造方法 Download PDFInfo
- Publication number
- CN103390549B CN103390549B CN201210147554.5A CN201210147554A CN103390549B CN 103390549 B CN103390549 B CN 103390549B CN 201210147554 A CN201210147554 A CN 201210147554A CN 103390549 B CN103390549 B CN 103390549B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- source
- metal
- semi
- device manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 123
- 239000002184 metal Substances 0.000 claims abstract description 123
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 62
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000137 annealing Methods 0.000 claims abstract description 15
- 229910052759 nickel Inorganic materials 0.000 claims description 26
- 150000002500 ions Chemical class 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 229910017709 Ni Co Inorganic materials 0.000 claims description 4
- 229910003267 Ni-Co Inorganic materials 0.000 claims description 4
- 229910005883 NiSi Inorganic materials 0.000 claims description 4
- 229910003262 Ni‐Co Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 238000000151 deposition Methods 0.000 abstract 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 54
- 239000010410 layer Substances 0.000 description 39
- 239000000463 material Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- -1 NiPt Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000010953 base metal Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000035755 proliferation Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 101000658644 Homo sapiens Tetratricopeptide repeat protein 21A Proteins 0.000 description 2
- 229910020696 PbZrxTi1−xO3 Inorganic materials 0.000 description 2
- 102100034913 Tetratricopeptide repeat protein 21A Human genes 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000011435 rock Substances 0.000 description 2
- 229910015846 BaxSr1-xTiO3 Inorganic materials 0.000 description 1
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- 229910003266 NiCo Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种半导体器件制造方法，包括步骤：在衬底上形成栅极堆叠结构；在栅极堆叠结构两侧形成源漏区和栅极侧墙；在源漏区上淀积第一金属层；执行第一退火，使得第一金属层与源漏区反应，外延生长形成第一金属硅化物；在第一金属硅化物上淀积第二金属层；执行第二退火，使得第二金属层与第一金属硅化物及源漏区反应，形成第二金属硅化物。依照本发明的半导体器件制造方法，通过在源漏区上外延生长超薄的金属硅化物，减小或者消除了硅化物晶粒之间的晶界，限制了金属扩散速度和方向，从而抑制了金属硅化物的横向生长，进一步提高了器件的性能。
Description
技术领域
本发明涉及一种半导体器件制造方法，特别是涉及一种有效控制金属硅化物侧向延伸以及降低源漏接触电阻的半导体器件制造方法。
背景技术
IC集成度不断增大需要器件尺寸持续按比例缩小，然而电器工作电压有时维持不变，使得实际MOS器件内电场强度不断增大。高电场带来一系列可靠性问题，使得器件性能退化。例如，MOSFET源漏区之间的寄生串联电阻会使得等效工作电压下降，容易造成器件性能降低。
一种能有效降低源漏电阻的器件结构是在衬底中利用自对准硅化工艺(SALICIDE)形成金属硅化物，通常为Ni、NiPt、NiCo、NiPtCo等镍基金属的相应硅化物。制造方法通常是在器件中栅极堆叠结构上和栅极侧墙两侧的衬底上溅射镍基金属，然后进行较低温度(例如450～550℃)的快速热退火，使得镍基金属与衬底中的硅反应形成具有较低薄膜电阻的镍基金属硅化物，并且以此直接作为器件的源漏区，从而有效降低源漏接触、寄生电阻。
然而，由于镍基金属不仅位于衬底待形成源漏区的位置上还位于栅极侧墙和栅极堆叠上，以及在上述SALICIDE工艺期间执行快速热退火，上述镍基金属不仅与暴露出的衬底反应，而且还会有一部分扩散进入栅极侧墙下方，使得形成的镍基金属硅化物横向扩散、侵犯到栅极侧墙下方，甚至进入沟道区。而随着器件工艺发展到亚50nm节点，上述镍基金属硅化物的横向扩展将导致重大问题，例如增大了栅极泄漏电流、降低了器件可靠性、源漏区可能接合短路、栅极对于沟道区的控制减弱，最终造成器件失效。特别地，由于SOI顶Si层较薄，较少的Si含量可能使得金属硅化物横向扩散问题更严重。
针对这种横向扩散问题，一种方案是采用两步退火法。具体地，在栅极堆叠结构和栅极侧墙两侧以及两侧的衬底上沉积镍基金属层，执行温度较低的第一退火，例如约300℃，使得镍基金属层与衬底中Si反应形成富镍相的金属硅化物，由于该第一退火温度足够低，抑制了Ni基金属的扩散，使得反应形成的富镍相金属硅化物较少延展到栅极侧墙下方、更不会突入沟道区中。剥除未反应的镍基金属层之后，执行温度较高的第二退火，例如450～500℃，使得富镍相的金属硅化物转化为具有较低电阻的镍基金属硅化物。然而在上述方法中，由于镍基金属层剥除不完全而在栅极侧墙上有残留、或者是由于富镍相镍基金属硅化物中镍基金属含量较高，在第二退火时，仍然有少量的镍基金属硅化物会突入栅极侧墙下方，严重时甚至会进入沟道区乃至连通源漏区，造成器件性能下降或者失效。
综上所述，现有技术中难以完全抑制镍基金属硅化物的横向延伸，严重制约了器件性能的提高。
发明内容
由上所述，本发明的目的在于提供一种能有效抑制金属硅化物横向延伸的半导体器件制造方法。
为此，本发明提供了一种半导体器件制造方法，包括步骤：在衬底上形成栅极堆叠结构；在栅极堆叠结构两侧形成源漏区和栅极侧墙；在源漏区上淀积第一金属层；执行第一退火，使得第一金属层与源漏区反应，外延生长形成第一金属硅化物；在第一金属硅化物上淀积第二金属层；执行第二退火，使得第二金属层与第一金属硅化物及源漏区反应，形成第二金属硅化物。
其中，栅极侧墙包括氧化物、氮化物及其组合。
其中，形成源漏区和栅极侧墙的步骤进一步包括：以栅极堆叠结构为掩膜，执行第一源漏离子注入，在栅极堆叠结构两侧的衬底中形成轻掺杂的源漏延伸区；在栅极堆叠结构两侧的衬底上形成栅极侧墙；以栅极侧墙为掩膜，执行第二源漏离子注入，在栅极侧墙两侧的衬底中形成重掺杂源漏区；退火，激活掺杂离子。
其中，衬底包括体Si、SOI。
其中，第一金属层和/或第二金属层为镍基金属层，包括Ni、Ni-Pt、Ni-Co、Ni-Pt-Co。其中，第一金属层中非Ni元素的总含量小于等于10％。
其中，第一金属层厚度为0.5～5nm。
其中，第二金属层厚度为1～100nm。
其中，第一金属硅化物厚度为1～9nm。
其中，第一金属硅化物包括NiSi2-y、NiPtSi2-y、NiCoSi2-y、NiPtCoSi2-y，其中0≤y＜1。
其中，第二金属硅化物包括NiSi、NiPtSi、NiCoSi、NiPtCoSi。
依照本发明的半导体器件制造方法，通过在源漏区上外延生长超薄的金属硅化物，减小或者消除了硅化物晶粒之间的晶界，限制了金属扩散速度和方向，从而抑制了金属硅化物的横向生长，进一步提高了器件的性能。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1至图5为依照本发明的半导体器件制造方法的各个步骤的剖面示意图；以及
图6为依照本发明的半导体器件制造方法的流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了可有效抑制金属硅化物横向延伸的半导体器件制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
图1至图5为依照本发明的半导体器件制造方法的各个步骤的剖面示意图。
参照图6以及图1，形成基础MOSFET结构，也即在衬底1上形成栅极堆叠结构3，在栅极堆叠结构3的两侧衬底1中形成源漏区4，在栅极堆叠结构两侧的衬底1上栅极侧墙5。
提供衬底1，衬底1为含硅材质，例如体硅(Si)、绝缘体上硅(SOI)、SiGe、SiC、应变硅、硅纳米管等等，优选地采用体Si或SOI。在衬底1中形成有源区隔离2，例如先刻蚀形成浅沟槽然后填充氧化硅等绝缘材质形成浅沟槽隔离(STI)2。
在有源区内的衬底1上通过LPCVD、PECVD、HDPCVD、ALD、MBE、MOCVD、溅射等常规方法依次形成栅极绝缘层3A、栅极填充层3B、栅极盖层3C并刻蚀形成栅极堆叠结构3。前栅工艺中，栅极堆叠结构3在后续工艺中得以保留，因此栅极绝缘层3A为氧化硅或高k材料，高k材料包括但不限于氮化物(例如SiN、AlN、TiN)、金属氧化物(主要为副族和镧系金属元素氧化物，例如Al2O3、Ta2O5、TiO2、ZnO、ZrO2、HfO2、CeO2、Y2O3)、钙钛矿相氧化物(例如PbZrxTi1-xO3(PZT)、BaxSr1-xTiO3(BST))；栅极填充层3B包括掺杂多晶硅、金属、金属合金、以及金属氮化物，其中所述金属例如包括W、Cu、Mo、Ti、Al、Ta；栅极盖层3C例如为氮化硅，用于保护栅极堆叠结构。在后栅工艺中，栅极堆叠结构3为伪栅极堆叠结构，在形成源漏区之后需要刻蚀去除然后再填充，因此栅极绝缘层3A为氧化硅，栅极填充层3B为多晶硅、微晶硅、非晶硅，栅极盖层3C仍为氮化硅。
以栅极堆叠结构3为掩膜，执行低剂量和低能量的第一次源漏离子注入，在栅极堆叠结构3两侧的衬底1中形成轻掺杂的源漏延伸区4A。
在栅极堆叠结构3上沉积绝缘介质并刻蚀，形成栅极侧墙5，其材质包括氧化物、氮化物及其组合，例如为氮化硅、氮氧化硅、类金刚石无定形碳(DLC)、高应力金属氧化物(应力大于1GPa)及其组合。栅极侧墙5可以是单层，也可以是上述这些材料的叠层，例如氧化物-氮化物-氧化物的ONO结构，或是氮化物与DLC的叠层结构等等。
以栅极侧墙5为掩膜，执行高剂量和高能量的第二次源漏离子注入，在栅极侧墙5两侧的衬底1中形成重掺杂源漏区4B。两次离子注入的种类和浓度依照器件导电类型需要而合理设定，并且在离子注入之后执行退火，激活掺杂离子，退火温度以及时间依照掺杂浓度和深度需要而定。
参照图6以及图2，在整个器件上通过例如PECVD、MOCVD、溅射的常规方法沉积形成第一金属层6，覆盖了STI2、源漏区4以及栅极堆叠结构3。第一金属层6其材质为镍基金属，例如包括Ni、Ni-Pt、Ni-Co、Ni-Pt-Co，优选地其中非Ni元素(Pt和/或Co)总含量小于等于10％(摩尔比)。第一金属层6的厚度超薄，以便使得稍后退火而外延生长形成的第一金属硅化物足够薄，基本没有或者仅有非常少的晶界(grain boundaries)。第一金属层6的厚度例如仅0.5～5nm。
参照图6以及图3，执行第一退火，使得第一金属层6与源漏区4(具体而言是重掺杂源漏区4B)中的Si反应形成第一金属硅化物7。第一退火例如是在450～500℃下退火30s，使得上述超薄的第一金属层6与重掺杂源漏区4B中Si反应，外延生长形成第一金属硅化物7，包括NiSi2-y、NiPtSi2-y、NiCoSi2-y、NiPtCoSi2-y，其中0≤y＜1。第一金属硅化物7的厚度例如为1～9nm。随后剥除未反应的第一金属层6的残余部分。由于第一金属层6厚度足够薄，Ni在较低的退火温度下不足以扩散进入沟道区反应，因此如图3所示，第一金属硅化物7靠近沟道区的端面与栅极侧墙5的侧面齐平，也即第一金属硅化物7不会横向延伸、更不会进入沟道区。
参照图6以及图4，在整个器件上通过例如PECVD、MOCVD、溅射的常规方法沉积形成第二金属层8，覆盖了STI2、第一金属硅化物7以及栅极堆叠结构3。第二金属层8材质可以与第一金属层6材质相同或相近，例如也包括Ni、Ni-Pt、Ni-Co、Ni-Pt-Co，优选地其中非Ni元素(Pt和/或Co)总含量小于等于10％(摩尔比)。但是，第二金属层8的厚度大于第一金属层6的厚度，具体为1～100nm，能够提供足够多的金属以便在源漏中形成较厚的金属硅化物从而降低源漏电阻。
参照图6以及图5，执行第二退火，使得第二金属层8穿过第一金属硅化物7而与第一金属硅化物7及源漏区4(具体而言是重掺杂源漏区4B)中的Si反应形成第二金属硅化物9。第二退火例如是在450～500℃下退火30s，形成的第二金属硅化物9包括NiSi、NiPtSi、NiCoSi、NiPtCoSi，具有较低的电阻。值得注意的是，在现有技术中，Ni基金属穿过NiSi、Ni2Si等富金属相硅化物的晶界的扩散速度较快，这也是金属硅化物横向生长的原因。而在本发明的第二退火过程中，衬底1、源漏区4中的Si可以扩散穿过该第一金属硅化物7而与第二金属层8反应，但是由于第一金属硅化物7是外延生长的超薄富硅相硅化物，基本没有或者仅有很少的晶界，第二金属层8中的Ni基金属向源漏区4中扩散速度大幅降低，而Si扩散速度又小于Ni扩散速度，最终这种扩散速度的差异化将导致第二金属硅化物9基本仅沿着垂直衬底表面的方向生长，也即基本或者完全抑制了第二金属硅化物9的横向延伸，因此第二金属硅化物9与沟道区的端面平行于栅极侧墙的侧面并优选齐平，第二金属硅化物9不会延伸进入沟道区。最终再剥除未反应的第二金属层8。第二金属硅化物9的厚度要大于第一金属硅化物7的厚度，例如为10～50nm。
之后，与传统的MOSFET工艺类似，形成后续器件结构。例如在整个器件上沉积形成低k材料的层间介质层、(后栅工艺中，还可包括去除伪栅极堆叠结构3，重新沉积高k材料、金属氮化物阻挡层、金属功函数层、盖层的最终栅极堆叠结构)、刻蚀层间介质层形成源漏接触孔、在源漏接触孔中沉积金属及其氮化物形成接触塞。
依照本发明的半导体器件制造方法，通过在源漏区上外延生长超薄的金属硅化物，减小或者消除了硅化物晶粒之间的晶界，限制了金属扩散速度和方向，从而抑制了金属硅化物的横向生长，进一步提高了器件的性能。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (11)
1.一种半导体器件制造方法，包括步骤：
在衬底上形成栅极堆叠结构；
在栅极堆叠结构两侧形成源漏区和栅极侧墙；
在源漏区上淀积第一金属层；
执行第一退火，使得第一金属层与源漏区反应，外延生长形成第一金属硅化物；
在第一金属硅化物上淀积第二金属层，第二金属层的厚度大于第一金属层的厚度；
执行第二退火，使得第二金属层与第一金属硅化物及源漏区反应，形成第二金属硅化物。
2.如权利要求1的半导体器件制造方法，其中，栅极侧墙包括氧化物、氮化物及其组合。
3.如权利要求1的半导体器件制造方法，其中，形成源漏区和栅极侧墙的步骤进一步包括：
以栅极堆叠结构为掩膜，执行第一源漏离子注入，在栅极堆叠结构两侧的衬底中形成轻掺杂的源漏延伸区；
在栅极堆叠结构两侧的衬底上形成栅极侧墙；
以栅极侧墙为掩膜，执行第二源漏离子注入，在栅极侧墙两侧的衬底中形成重掺杂源漏区；
退火，激活掺杂离子。
4.如权利要求1的半导体器件制造方法，衬底包括体Si、SOI。
5.如权利要求1的半导体器件制造方法，其中，第一金属层和/或第二金属层为镍基金属层，包括Ni、Ni-Pt、Ni-Co、Ni-Pt-Co。
6.如权利要求5的半导体器件制造方法，其中，第一金属层中非Ni元素的总含量小于等于10％。
7.如权利要求1的半导体器件制造方法，其中，第一金属层厚度为0.5～5nm。
8.如权利要求1的半导体器件制造方法，其中，第二金属层厚度为1～100nm。
9.如权利要求1的半导体器件制造方法，其中，第一金属硅化物厚度为1～9nm。
10.如权利要求1的半导体器件制造方法，其中，第一金属硅化物包括NiSi2-y、NiPtSi2-y、NiCoSi2-y、NiPtCoSi2-y，其中0≤y<1。
11.如权利要求1的半导体器件制造方法，其中，第二金属硅化物包括NiSi、NiPtSi、NiCoSi、NiPtCoSi。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210147554.5A CN103390549B (zh) | 2012-05-11 | 2012-05-11 | 半导体器件制造方法 |
| US13/580,963 US20130302952A1 (en) | 2012-05-11 | 2012-06-07 | Method for manufacturing a semiconductor device |
| PCT/CN2012/000780 WO2013166630A1 (zh) | 2012-05-11 | 2012-06-07 | 半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210147554.5A CN103390549B (zh) | 2012-05-11 | 2012-05-11 | 半导体器件制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103390549A CN103390549A (zh) | 2013-11-13 |
| CN103390549B true CN103390549B (zh) | 2017-09-05 |
Family
ID=49534784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210147554.5A Active CN103390549B (zh) | 2012-05-11 | 2012-05-11 | 半导体器件制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20130302952A1 (zh) |
| CN (1) | CN103390549B (zh) |
| WO (1) | WO2013166630A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10269904B2 (en) * | 2014-10-31 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
| CN109087864B (zh) * | 2017-06-14 | 2021-10-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| US10665450B2 (en) * | 2017-08-18 | 2020-05-26 | Applied Materials, Inc. | Methods and apparatus for doping engineering and threshold voltage tuning by integrated deposition of titanium nitride and aluminum films |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5728625A (en) * | 1996-04-04 | 1998-03-17 | Lucent Technologies Inc. | Process for device fabrication in which a thin layer of cobalt silicide is formed |
| TW366585B (en) * | 1996-08-17 | 1999-08-11 | United Microelectronics Corp | Manufacturing method of low-temperature epitaxy titanium silicide |
| US6306698B1 (en) * | 2000-04-25 | 2001-10-23 | Advanced Micro Devices, Inc. | Semiconductor device having metal silicide regions of differing thicknesses above the gate electrode and the source/drain regions, and method of making same |
| US6620718B1 (en) * | 2000-04-25 | 2003-09-16 | Advanced Micro Devices, Inc. | Method of forming metal silicide regions on a gate electrode and on the source/drain regions of a semiconductor device |
| CN100399578C (zh) * | 2004-11-12 | 2008-07-02 | 联华电子股份有限公司 | 具有金属硅化物的金属氧化物半导体晶体管元件与其工艺 |
| JP4247257B2 (ja) * | 2006-08-29 | 2009-04-02 | 株式会社東芝 | 半導体装置の製造方法 |
-
2012
- 2012-05-11 CN CN201210147554.5A patent/CN103390549B/zh active Active
- 2012-06-07 US US13/580,963 patent/US20130302952A1/en not_active Abandoned
- 2012-06-07 WO PCT/CN2012/000780 patent/WO2013166630A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| US20130302952A1 (en) | 2013-11-14 |
| WO2013166630A1 (zh) | 2013-11-14 |
| CN103390549A (zh) | 2013-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103377948B (zh) | 半导体器件制造方法 | |
| CN102969347B (zh) | 提供具有多阻挡层的金属栅极器件的技术 | |
| US10797163B1 (en) | Leakage control for gate-all-around field-effect transistor devices | |
| JP5222520B2 (ja) | 半導体装置の製造方法 | |
| US8796744B1 (en) | Semiconductor device | |
| CN102656672B (zh) | 具有自对准外延源和漏的多栅半导体器件及其制造方法 | |
| US7928502B2 (en) | Transistor devices with nano-crystal gate structures | |
| US20080230844A1 (en) | Semiconductor Device with Multiple Silicide Regions | |
| CN105374757B (zh) | 半导体器件及其制造方法 | |
| TW200913230A (en) | Semiconductor device and method for producing the same | |
| CN103578991A (zh) | 半导体器件制造方法 | |
| WO2007032282A1 (ja) | 電荷保持特性に優れた不揮発性半導体記憶素子およびその製造方法 | |
| CN103531455B (zh) | 半导体器件及其制造方法 | |
| CN103390549B (zh) | 半导体器件制造方法 | |
| CN104124164B (zh) | 半导体器件及其制造方法 | |
| JP2004111479A (ja) | 半導体装置及びその製造方法 | |
| CN103377944B (zh) | 半导体器件制造方法 | |
| CN103377943A (zh) | 半导体器件制造方法 | |
| US20130040435A1 (en) | Method for manufacturing transistor and semiconductor device | |
| US7994039B2 (en) | Method of fabricating semiconductor device | |
| JP4280871B2 (ja) | 絶縁膜積層体、絶縁膜積層体の製造方法、半導体装置及び半導体装置の製造方法 | |
| US11410889B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN110828542B (zh) | 一种半导体器件及其形成方法 | |
| CN103779212B (zh) | 半导体结构及其制造方法 | |
| CN102760762B (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |