CN103164344A - 一种闪存存储设备中数据管理的方法及装置 - Google Patents

一种闪存存储设备中数据管理的方法及装置 Download PDF

Info

Publication number
CN103164344A
CN103164344A CN2013100783577A CN201310078357A CN103164344A CN 103164344 A CN103164344 A CN 103164344A CN 2013100783577 A CN2013100783577 A CN 2013100783577A CN 201310078357 A CN201310078357 A CN 201310078357A CN 103164344 A CN103164344 A CN 103164344A
Authority
CN
China
Prior art keywords
flash memory
memory storage
data
significant bit
layered unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100783577A
Other languages
English (en)
Other versions
CN103164344B (zh
Inventor
尹慧
邓恩华
李志雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Netcom Electronics Co Ltd
Original Assignee
Shenzhen Netcom Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Netcom Electronics Co Ltd filed Critical Shenzhen Netcom Electronics Co Ltd
Priority to CN201310078357.7A priority Critical patent/CN103164344B/zh
Priority to PCT/CN2013/075264 priority patent/WO2014139204A1/zh
Priority to TW102118722A priority patent/TW201435586A/zh
Publication of CN103164344A publication Critical patent/CN103164344A/zh
Application granted granted Critical
Publication of CN103164344B publication Critical patent/CN103164344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明适用于存储器的数据存储技术领域，提供了一种闪存存储设备中数据管理的方法及装置，所述闪存存储设备中包括至少一多层单元闪存，所述方法包括：在首次往所述闪存存储设备中写入数据时，将所述数据写入所述闪存存储设备中多层单元闪存存储块的最低有效位页和/或单层单元闪存存储块的闪存页。通过本发明，可以大大的提高首次数据写入的速度，减少首次数据写入的时间，从而减少智能设备应用层的量产时间，提高其量产效率。而且，由于最低有效位页以及单层单元闪存页稳定可靠，因此还能提高写入数据的稳定性。

Description

一种闪存存储设备中数据管理的方法及装置
技术领域
本发明属于存储器的数据存储技术领域，尤其涉及一种闪存存储设备中数据管理的方法及装置。
背景技术
闪存按照其内部构架可以分为单层单元闪存（Single-Level Cell，SLC）和多层单元闪存（Multi-Level Cell，MLC）。SLC的每个单元（cell）中存储1个位（bit）的信息；MLC的每个单元（cell）至少存储2个位（bit）的信息，其中，MLC包括2bit/cell、3bit/cell、4bit/cell以及更多位元的闪存。
SLC的数据写入是通过对浮栅的电荷加电压，经过源极将所存储的电荷消除，通过这样的方式，以存储一个信息位（1代表消除，0代表写入）。而MLC则是在浮栅中使用不同程度的电荷，因此能在单一晶体管中存储多个位的信息，并通过单元的写入与感应的控制，在单一晶体管中产生多种状态，对于SLC及MLC而言，同样容量的单元要存储1位与存储多位的稳定度和复杂度不同，SLC比MLC稳定，且SLC写入速度较快。从数据存储机制方面看，闪存内部包含多个存储块，每个存储块由多个页构成。SLC的所有页都是快速且稳定可靠的，而MLC的块内只有一部分页是快速且稳定可靠的，结构跟SLC内的页类似。例如，以2bit/cell的闪存为例，一个单元包含两个位（0，1位），0位称为最低有效位，1位称为非最低有效位，可产生四种状态（00，01，11，10），以写入块内不同的页内，其中，每个单元的两位分别写入块的最低有效位页和非最低有效位页内，其中，最低有效位页为快速且稳定可靠的页，并且同一型号的闪存其最低有效位页在所有的块内的分布都是一样的。同理，3bit/cell的闪存，一个单元包含3个位（0，1，2位），其中0位称为最低有效位，1和2位称为非最低有效位。用最低有效位页来描述MLC中快速且稳定可靠的页，用非最低有效位页来描述MLC中其它页。
现有技术中，单个闪存存储设备常常同时采用SLC和MLC或者只采用MLC以提高闪存存储设备的存储容量。然而将包含MLC的闪存存储设备应用到智能设备如智能手机、平板电脑等中时，在一定程度上会影响闪存存储设备的数据读写速度，导致智能设备中应用层的量产效率不高如***安装时间长等问题。
发明内容
本发明实施例的目的在于提供一种闪存存储设备中数据管理的方法，以解决现有包含MLC的闪存存储设备应用到智能设备，导致智能设备中应用层的量产效率不高的问题。
本发明实施例是这样实现的，一种闪存存储设备中数据管理的方法，所述闪存存储设备中包括至少一多层单元闪存，所述方法包括：
在首次往所述闪存存储设备中写入数据时，将所述数据写入所述闪存存储设备中多层单元闪存存储块的最低有效位页和/或单层单元闪存存储块的闪存页。
本发明实施例的另一目的在于提供一种闪存存储设备中数据管理的装置，所述闪存存储设备中包括至少一多层单元闪存，所述装置包括：
数据写入单元，用于在首次往所述闪存存储设备中写入数据时，将所述数据写入所述闪存存储设备中多层单元闪存存储块的最低有效位页和/或单层单元闪存存储块的闪存页。
本发明实施例的再一目的在于提供一种闪存存储设备，所述闪存存储设备包括所述闪存存储设备中数据管理的装置。
本发明实施例与现有技术相比存在的有益效果是：在嵌入式存储***中，如包含MLC闪存存储设备的智能手机、平板电脑等智能设备，其首次写入的数据一般都是数据量比较大且重要的数据，如***安装数据等，由于多层单元闪存存储块的最低有效位页以及单层单元闪存页的数据写入时间远小于非最低有效位页的数据写入时间，且最低有效位页以及单层单元闪存页为稳定可靠的闪存页，因此在首次往所述闪存存储设备中写入数据时，通过将所述数据写入所述闪存存储设备中多层单元闪存存储块的最低有效位页和/或单层单元闪存存储块的闪存页，可以大大的提高数据写入的速度，减少数据写入的时间，从而减少所述智能设备应用层的量产时间，提高其量产效率。而且，由于最低有效位页以及单层单元闪存页稳定可靠，因此还能提高写入数据的稳定性，具有较强的实用性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的闪存存储设备中数据管理方法的实现流程图；
图2是本发明实施例二提供的闪存存储设备中数据管理装置的组成结构图；
图3是本发明实施例三提供的闪存存储设备的组成结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
实施例一：
图1示出了本发明实施例一提供的闪存存储设备中数据管理方法的实现流程，该方法过程详述如下：
在步骤S101中，在首次往所述闪存存储设备中写入数据时，将所述数据写入所述闪存存储设备中多层单元闪存存储块的最低有效位页和/或单层单元闪存存储块的闪存页。
在本实施例中，当将包含MLC的闪存存储设备应用到智能设备如智能手机、平板电脑等中时，首次往所述闪存存储设备中写入的数据一般都是数据量比较大且重要的数据，如***安装数据等。而由于MLC中包含非最低有效页位，如果将所述数据写入非最低有效页位，会严重影响到数据的读写速度，从而导致智能设备中应用层的量产效率不高如***安装时间长等问题。因此，本实施例为了解决上述问题，在首次往所述闪存存储设备中写入数据时，将所述数据写入所述闪存存储设备中多层单元闪存存储块的最低有效位页和/或单层单元闪存存储块的闪存页，由于多层单元闪存存储块的最低有效位页以及单层单元闪存存储块的闪存页的数据写入时间远小于非最低有效位页的数据写入时间，且最低有效位页以及单层单元闪存页为稳定可靠的闪存页，因此可以大大的提高数据写入的速度，减少数据写入的时间，从而减少所述智能设备应用层的量产时间，提高其量产效率。而且，由于最低有效位页以及单层单元闪存页稳定可靠，因此还能提高写入数据的稳定性。
进一步的，在首次往所述闪存存储设备中写入数据前，判断所述闪存存储设备中空的多层单元闪存存储块的数量和/或空的单层单元闪存存储块的数量是否大于预先设定的临界值，若是，将所述数据写入所述闪存存储设备中多层单元闪存存储块的最低有效位页和/或单层单元闪存存储块的闪存页。
其中，所述空的多层单元闪存存储块为未写入数据的多层单元闪存存储块，所述空的单层单元闪存存储块为未写入数据的单层单元闪存存储块。
进一步的，由于只使用多层单元闪存存储块中的最低有效位页，会影响到其他非最低有效位页的使用，从而降低所述闪存存储设备的存储容量，因此为了解决这一问题，本实施例还包括如下步骤：
当空的多层单元闪存存储块的数量和/或空的单层单元闪存存储块的数量达到预先设定的临界值时，合并所述多层单元闪存存储块中最低有效位页和非最低有效位页的存储空间。
进一步的，本实施例还包括：
在所述闪存存储设备空闲时，合并所述多层单元闪存存储块中最低有效位页和非最低有效位页的存储空间。
更进一步的，为了减少在写入数据时由于空的多层单元闪存存储块的数量和/或空的单层单元闪存存储块的数量达到预先设定的临界值时发生边合并边写入数据的现象，影响数据的写入速度，本实施例还包括：
当空的多层单元闪存存储块的数量和/或空的单层单元闪存存储块的数量达到预先设定的临界值，且所述闪存存储设备空闲时，合并所述多层单元闪存存储块中最低有效位页和非最低有效位页的存储空间。
需要说明的是，本实施例中所述临界值为一比例值，“比例”值与“个数”值是存在不同的，“个数”值是一个静态的值，而“比例”值是一个动态的值，例如如果设置的是“个数”值，“个数”值为6，而某闪存存储设备存储空间较小，其存储块只有5个，则无法满足数据写入的条件。而如果设置的是“比例”，例如“比例”为20%，如果存储块只有5个，那么只要空的多层单元闪存存储块的数量和/或空的单层单元闪存存储块的数量大于1个时，即可以写入数据。
另外，为了更好的区分所述存储块，本实施例还包括对所述存储块的状态进行标识，所述状态标识包括“忙”、“空闲”和“丢弃”等。
在本实施例中，所述合并所述多层单元闪存存储块中最低有效位页和非最低有效位页的存储空间具体包括：
获取空的多层单元闪存存储块和/或空的单层单元闪存存储块，将只在非最低有效位页上写有数据的多层单元闪存存储块上的数据转移存储至所述空的多层单元闪存存储块的所有闪存页和/或空的单层单元闪存存储块上的所有闪存页，并擦除所述只在非最低有效位页上写有数据且进行了数据转移存储的多层单元闪存存储块。
本实施例通过首次往所述闪存存储设备中写入数据时，将所述数据写入所述闪存存储设备中多层单元闪存存储块的最低有效位页和/或单层单元闪存存储块的闪存页，能够提高包含多层单元闪存存储设备的数据写入速度及稳定性。而且，在所述存储设备空闲和/或空的多层单元闪存存储块的数量和/或空的单层单元闪存存储块的数量小于预设的临界值时，进行数据合并和转移存储，从而能够在不牺牲闪存存储设备容量的前提下提高闪存存储设备的整体性能。
以全部为MLC闪存（2bit/cell的闪存）的4GB闪存存储设备为例（所述闪存存储设备会有预留一些空的存储块用于数据交换或者替换坏的存储块，因此其实际存储容量小于4G，为了便于理解，本实施例以4G来举例说明），如果只使用其中的最低有效位页，则该闪存存储设备提供的存储空间为2G，因此该方法会降低所述闪存存储设备的存储容量，即是通过牺牲容量来提高数据写入速度和稳定性。而本实施例在首次往所述闪存存储设备中写入数据时，如果空的多层单元闪存存储块的数量大于预先设定的临界值，则将数据写入多层单元闪存存储块的最低有效位页；如果空的多层单元闪存存储块的数量达到预先设定的临界值和/或所述闪存存储设备空闲时做数据合并和转移存储，从而能够在不牺牲闪存存储设备容量的前提下提高其整体性能。
实施例二：
图2示出了本发明实施例二提供的闪存存储设备中数据管理装置的组成结构，为了便于说明，仅示出了与本发明实施例相关的部分。
该闪存存储设备中数据管理装置可以应用于闪存存储设备中，可以是运行于闪存存储设备内的软件单元、硬件单元或者软硬件相结合的单元，也可以作为独立的挂件集成到闪存存储设备中或者运行于闪存存储设备的应用***中。
该闪存存储设备中数据管理装置包括数据写入单元21，其中：
所述数据写入单元21，用于在首次往所述闪存存储设备中写入数据时，将所述数据写入所述闪存存储设备中多层单元闪存存储块的最低有效位页和/或单层单元闪存存储块的闪存页。
进一步的，所述装置还包括：
判断单元22，用于判断所述闪存存储设备中空的多层单元闪存存储块的数量和/或空的单层单元闪存存储块的数量是否大于预先设定的临界值，若是，则所述数据写入单元21将所述数据写入所述闪存存储设备中多层单元闪存存储块的最低有效位页和/或单层单元闪存存储块的闪存页；
其中，所述空的多层单元闪存存储块为未写入数据的多层单元闪存存储块，所述空的单层单元闪存存储块为未写入数据的单层单元闪存存储块。
进一步的，所述装置还包括：
合并单元23，用于当空的多层单元闪存存储块的数量和/或空的单层单元闪存存储块的数量达到预先设定的临界值时，合并所述多层单元闪存存储块中最低有效位页和非最低有效位页的存储空间。
进一步的，所述合并单元23还用于，在所述闪存存储设备空闲时，合并所述多层单元闪存存储块中最低有效位页和非最低有效位页的存储空间。
进一步的，所述合并单元23具体用于，获取空的多层单元闪存存储块和/或空的单层单元闪存存储块，将只在非最低有效位页上写有数据的多层单元闪存存储块上的数据转移存储至所述空的多层单元闪存存储块的所有闪存页和/或空的单层单元闪存存储块上的所有闪存页，并擦除所述只在非最低有效位页上写有数据且进行了数据转移存储的多层单元闪存存储块。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元或模块完成，即将装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述装置中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
实施例三：
图3示出了本发明实施例三提供的闪存存储设备的组成结构，为了便于说明，仅示出了与本发明实施例相关的部分。
如图3所示，该闪存存储设备3包含实施例二所述的闪存存储设备中数据管理装置31、至少一多层单元闪存32和/或单层单元闪存33。
在本实施例中，在首次往所述闪存存储设备3中写入数据时，闪存存储设备中数据管理装置31将所述数据写入所述闪存存储设备中多层单元闪存32存储块的最低有效位页和/或单层单元闪存33存储块的闪存页。
闪存存储设备中数据管理装置31的具体实施例过程如实施例二所述，在此不再赘述。
另外，需要说明的是，所属领域的技术人员应该可以清楚地了解到所述闪存存储设备3还可以包括印刷电路板（PCB板）、阻容电容等，所述闪存存储设备中数据管理装置31可以集成在所述PCB板上。
综上所述，本发明实施例通过首次往所述闪存存储设备中写入数据时，将所述数据写入所述闪存存储设备中多层单元闪存存储块的最低有效位页和/或单层单元闪存存储块的闪存页，能够提高包含多层单元闪存存储设备的数据写入速度及稳定性。而且，在所述存储设备空闲和/或空的多层单元闪存存储块的数量和/或空的单层单元闪存存储块的数量小于预设的临界值时，进行数据合并和转移存储，从而能够在不牺牲闪存存储设备容量的前提下提高其整体性能。
本领域普通技术人员还可以理解，实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，所述的程序可以在存储于一计算机可读取存储介质中，所述的存储介质，包括ROM/RAM、磁盘、光盘等。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明由所提交的权利要求书确定的专利保护范围。

Claims (11)

1.一种闪存存储设备中数据管理的方法，所述闪存存储设备中包括至少一多层单元闪存，其特征在于，所述方法包括：
在首次往所述闪存存储设备中写入数据时，将所述数据写入所述闪存存储设备中多层单元闪存存储块的最低有效位页和/或单层单元闪存存储块的闪存页。
2.如权利要求1所述的方法，其特征在于，所述方法还包括：
判断所述闪存存储设备中空的多层单元闪存存储块的数量和/或空的单层单元闪存存储块的数量是否大于预先设定的临界值，若是，将所述数据写入所述闪存存储设备中多层单元闪存存储块的最低有效位页和/或单层单元闪存存储块的闪存页；
其中，所述空的多层单元闪存存储块为未写入数据的多层单元闪存存储块，所述空的单层单元闪存存储块为未写入数据的单层单元闪存存储块。
3.如权利要求2所述的方法，其特征在于，所述方法还包括：
当空的多层单元闪存存储块的数量和/或空的单层单元闪存存储块的数量达到预先设定的临界值时，合并所述多层单元闪存存储块中最低有效位页和非最低有效位页的存储空间。
4.如权利要求2或3所述的方法，其特征在于，所述方法还包括：
在所述闪存存储设备空闲时，合并所述多层单元闪存存储块中最低有效位页和非最低有效位页的存储空间。
5.如权利要求4所述的方法，其特征在于，所述合并所述多层单元闪存存储块中最低有效位页和非最低有效位页的存储空间具体包括：
获取空的多层单元闪存存储块和/或空的单层单元闪存存储块，将只在非最低有效位页上写有数据的多层单元闪存存储块上的数据转移存储至所述空的多层单元闪存存储块上的所有闪存页和/或空的单层单元闪存存储块上的所有闪存页，并擦除所述只在非最低有效位页上写有数据且进行了数据转移存储的多层单元闪存存储块。
6.一种闪存存储设备中数据管理的装置，所述闪存存储设备中包括至少一多层单元闪存，其特征在于，所述装置包括：
数据写入单元，用于在首次往所述闪存存储设备中写入数据时，将所述数据写入所述闪存存储设备中多层单元闪存存储块的最低有效位页和/或单层单元闪存存储块的闪存页。
7.如权利要求6所述的装置，其特征在于，所述装置还包括：
判断单元，用于判断所述闪存存储设备中空的多层单元闪存存储块的数量和/或空的单层单元闪存存储块的数量是否大于预先设定的临界值，若是，则所述数据写入单元将所述数据写入所述闪存存储设备中多层单元闪存存储块的最低有效位页和/或单层单元闪存存储块的闪存页；
其中，所述空的多层单元闪存存储块为未写入数据的多层单元闪存存储块，所述空的单层单元闪存存储块为未写入数据的单层单元闪存存储块。
8.如权利要求7所述的装置，其特征在于，所述装置还包括：
合并单元，用于当空的多层单元闪存存储块的数量和/或空的单层单元闪存存储块的数量达到预先设定的临界值时，合并所述多层单元闪存存储块中最低有效位页和非最低有效位页的存储空间。
9.如权利要求7或8所述的装置，其特征在于，所述合并单元还用于，
在所述闪存存储设备空闲时，合并所述多层单元闪存存储块中最低有效位页和非最低有效位页的存储空间。
10.如权利要求9所述的装置，其特征在于，所述合并单元具体用于，
获取空的多层单元闪存存储块和/或空的单层单元闪存存储块，将只在非最低有效位页上写有数据的多层单元闪存存储块上的数据转移存储至所述空的多层单元闪存存储块的所有闪存页和/或空的单层单元闪存存储块上的所有闪存页，并擦除所述只在非最低有效位页上写有数据且进行了数据转移存储的多层单元闪存存储块。
11.一种闪存存储设备，其特征在于，所述闪存存储设备包括权利要求6至10任一项所述的闪存存储设备中数据管理的装置。
CN201310078357.7A 2013-03-12 2013-03-12 一种闪存存储设备中数据管理的方法及装置 Active CN103164344B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310078357.7A CN103164344B (zh) 2013-03-12 2013-03-12 一种闪存存储设备中数据管理的方法及装置
PCT/CN2013/075264 WO2014139204A1 (zh) 2013-03-12 2013-05-07 一种闪存存储设备中数据管理的方法及装置
TW102118722A TW201435586A (zh) 2013-03-12 2013-05-28 快閃記憶體儲存設備及其資料管理之方法與裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310078357.7A CN103164344B (zh) 2013-03-12 2013-03-12 一种闪存存储设备中数据管理的方法及装置

Publications (2)

Publication Number Publication Date
CN103164344A true CN103164344A (zh) 2013-06-19
CN103164344B CN103164344B (zh) 2015-09-16

Family

ID=48587448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310078357.7A Active CN103164344B (zh) 2013-03-12 2013-03-12 一种闪存存储设备中数据管理的方法及装置

Country Status (3)

Country Link
CN (1) CN103164344B (zh)
TW (1) TW201435586A (zh)
WO (1) WO2014139204A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935259A (zh) * 2015-12-31 2017-07-07 北京京存技术有限公司 闪存***及其避免冗余备份lsb页的方法和装置
CN109783004A (zh) * 2017-11-13 2019-05-21 慧荣科技股份有限公司 数据储存装置与存储器装置的数据处理方法
CN109947678A (zh) * 2019-03-26 2019-06-28 联想(北京)有限公司 一种存储装置、电子设备及数据交互方法
CN111324548A (zh) * 2018-12-14 2020-06-23 北京兆易创新科技股份有限公司 一种存储器及其控制方法和装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308698A (zh) * 2007-05-14 2008-11-19 巴比禄股份有限公司 存储装置
CN101923514A (zh) * 2010-08-27 2010-12-22 深圳市江波龙电子有限公司 一种闪存存储设备的管理方法及***
CN101989232A (zh) * 2009-07-31 2011-03-23 英特尔公司 改进多层单元nand闪速存储器的性能的方法和***
CN102214143A (zh) * 2010-04-06 2011-10-12 深圳市江波龙电子有限公司 一种多层单元闪存的管理方法、装置及存储设备
US20120290768A1 (en) * 2011-05-15 2012-11-15 Anobit Technologies Ltd. Selective data storage in lsb and msb pages

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142277A (zh) * 2010-01-28 2011-08-03 深圳市江波龙电子有限公司 一种存储器及存储器读写控制方法及***

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308698A (zh) * 2007-05-14 2008-11-19 巴比禄股份有限公司 存储装置
CN101989232A (zh) * 2009-07-31 2011-03-23 英特尔公司 改进多层单元nand闪速存储器的性能的方法和***
CN102214143A (zh) * 2010-04-06 2011-10-12 深圳市江波龙电子有限公司 一种多层单元闪存的管理方法、装置及存储设备
CN101923514A (zh) * 2010-08-27 2010-12-22 深圳市江波龙电子有限公司 一种闪存存储设备的管理方法及***
US20120290768A1 (en) * 2011-05-15 2012-11-15 Anobit Technologies Ltd. Selective data storage in lsb and msb pages

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935259A (zh) * 2015-12-31 2017-07-07 北京京存技术有限公司 闪存***及其避免冗余备份lsb页的方法和装置
CN109783004A (zh) * 2017-11-13 2019-05-21 慧荣科技股份有限公司 数据储存装置与存储器装置的数据处理方法
CN111324548A (zh) * 2018-12-14 2020-06-23 北京兆易创新科技股份有限公司 一种存储器及其控制方法和装置
CN111324548B (zh) * 2018-12-14 2022-09-06 北京兆易创新科技股份有限公司 一种存储器及其控制方法和装置
CN109947678A (zh) * 2019-03-26 2019-06-28 联想(北京)有限公司 一种存储装置、电子设备及数据交互方法

Also Published As

Publication number Publication date
CN103164344B (zh) 2015-09-16
WO2014139204A1 (zh) 2014-09-18
TW201435586A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
US10860477B2 (en) Apparatus and method for low power low latency high capacity storage class memory
CN103077121B (zh) 一种闪存存储设备中数据管理的方法及装置
CN102508787B (zh) 混合结构内存的内存分配***及方法
CN104899154B (zh) 基于嵌入式***混合主存的页面管理方法
CN105843748B (zh) 一种对内存中内存页的处理方法及装置
CN105808455B (zh) 访问内存的方法、存储级内存及计算机***
CN104346291A (zh) 一种存储器的存储方法及存储***
CN102214143A (zh) 一种多层单元闪存的管理方法、装置及存储设备
CN103164344B (zh) 一种闪存存储设备中数据管理的方法及装置
CN111158579A (zh) 固态硬盘及其数据存取的方法
CN104484128A (zh) 基于一读一写存储器的多读多写存储器及其实现方法
CN102306124A (zh) Nand Flash芯片硬件驱动层的实现方法
CN105278875A (zh) 一种混合异构nand固态硬盘
CN102520885B (zh) 一种混合硬盘的数据管理***
CN102999441A (zh) 一种细粒度内存访问的方法
CN103885724A (zh) 基于相变存储器的存储***结构及其损耗均衡算法
CN103034586B (zh) 通过闪存转换层识别上层应用的方法及其***
CN103246615A (zh) 一种闪存存储设备中数据管理的方法及装置
CN102486751A (zh) 一种在微内存***上实现小页nandflash虚拟大页的方法
CN104035897A (zh) 一种存储控制器
CN101178933B (zh) 一种闪存阵列装置
CN102521157B (zh) 一种在fpga上实现板载存储资源管理的***和方法
CN103456354B (zh) 一种非易失性存储器差分存储格的方法和装置
CN103049217A (zh) Mlc nand型固态硬盘及读写控制方法、闪存控制器
CN113126921B (zh) 一种提高固态盘内3d闪存芯片写性能的优化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 518057 A, B, C, D, E, F1, 8 Building, Financial Services Technology Innovation Base, No. 8 Kefa Road, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen jiangbolong electronic Limited by Share Ltd

Address before: 518057 A, B, C, D, E, F1, 8 Building, Financial Services Technology Innovation Base, No. 8 Kefa Road, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen jiangbolong Electronic Co., Ltd.

CP01 Change in the name or title of a patent holder