CN102750664A - 基于寄存器的对纹理请求的排队 - Google Patents
基于寄存器的对纹理请求的排队 Download PDFInfo
- Publication number
- CN102750664A CN102750664A CN2012101204670A CN201210120467A CN102750664A CN 102750664 A CN102750664 A CN 102750664A CN 2012101204670 A CN2012101204670 A CN 2012101204670A CN 201210120467 A CN201210120467 A CN 201210120467A CN 102750664 A CN102750664 A CN 102750664A
- Authority
- CN
- China
- Prior art keywords
- register
- texture
- data
- data command
- independent variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/60—Editing figures and text; Combining figures or text
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
Abstract
一图形处理单元可对大量纹理请求进行排队以抵消纹理请求的可变性而无需使用一大的纹理请求缓冲器。一专用纹理请求缓冲器对相对小的纹理命令及参数进行排队。另外,对于每一排队的纹理命令而言,相关联的一组纹理自变量通常远远大于存储于一通用寄存器中的所述纹理命令。所述纹理单元从所述纹理请求缓冲器中检索纹理命令并随后从适当的通用寄存器中提取相关联的纹理自变量。所述纹理自变量可存储于被指定为由所述纹理单元所计算出的最终纹理值的目的地的通用寄存器中。由于在对纹理命令进行排队时必须为所述最终纹理值分配所述目的寄存器,因此将所述纹理自变量存储于此寄存器中并不耗用任何额外的寄存器。
Description
技术领域
本发明涉及计算机图形领域。
背景技术
许多计算机图形图像是通过自给定视点对光与三维景物的相互作用进行数学建模而产生。此过程称作再现自所述给定视点产生所述景物的二维图像,且类似于拍摄一张现实景物照片。
随着对计算机图形且特别是对实时计算机图形的需求的增加,具有适于使再现过程加速的图形处理子***的计算机***已变得很普遍。在这些计算机***中,是在一计算机的通用中央处理器(CPU)与图形处理子***之间划分再现过程。通常,CPU执行高级操作,例如确定一给定景物中物体的位置、运动及冲突。通过这些高级操作,CPU产生一组用于界定所期望再现的图像的再现命令及数据。例如,再现命令及数据可界定景物几何形状、照明度、着色、纹理、运动、及/或一景物的照相参数。图形处理子***根据该组再现命令及数据产生一个或多个再现图像。
典型的图形处理子***包括一具有一个或多个执行单元及一个或多个纹理单元的图形处理单元。除其它任务外,,执行单元尤其负责处理几何形状及照明度信息。纹理单元通过从存储于存储器中的纹理映射图中检索纹素数据来实施对景物几何形状的纹理映射。将纹素数据与由执行单元所产生的像素数据相组合以确定所再现图像的像素的颜色值。
为使性能达到最佳,执行单元及纹理单元通常要克服不同的障碍。执行单元通常具有一深的基本固定的处理管线,从而使典型执行单元的管线中断在性能方面的代价非常高昂。为了减少管线中断,常将再现应用程序划分成许多独立的执行线程,以使执行单元的利用率最大化。
与此相反,纹理单元的主要性能瓶颈是因检索纹素数据而引起的存储器等待时间。此瓶颈因执行单元倾向于同时发出成批的纹理命令而不是随着时间分发纹理命令而加剧。因在多个执行单元上运行多个线程,纹理命令的不规则定时可使纹理单元的性能严重劣化。
为了使纹理命令的猝发(bursts)变得平滑,可使用一缓冲器(例如一先进先出缓冲器(FIFO))来对发送至纹理单元的纹理命令进行排队。然而,纹理命令常常包括大量的相关联数据。例如,一典型的纹理命令及其关联数据可远远超过100位数据。一具有此宽度的FIFO会消耗一图形处理单元中的大量电路面积,从而减少可供用于其它器件的面积量。
因此,需要一种有效地对纹理命令进行排队而不必使用大的FIFO的图形处理***。进一步,需要在与多个执行单元一起使用时可有效地进行按比例缩放的纹理排队机构。
发明内容
本发明使一图形处理单元能够对大量纹理请求进行排队以抵消纹理请求的可变性而无需使用大的纹理请求缓冲器。在一实施例中,一专用纹理请求缓冲器对相对小的纹理命令及参数进行排队。另外,对于每一排队的纹理命令,均在一通用寄存器中存储相关联的一组纹理自变量,所述纹理自变量通常远远大于所述纹理命令。所述纹理单元从所述纹理请求缓冲器中检索纹理命令并随后从适当的通用寄存器中提取所述相关联的纹理自变量。在另一实施例中,将所述纹理自变量存储于被指定作为所述纹理单元所计算出的最终纹理值的目的地的通用寄存器中。由于在对纹理命令进行排队时必须为所述最终纹理值分配目的寄存器,因此将所述纹理自变量存储于此寄存器中并不耗用任何额外的寄存器。
在一实施例中,一图形处理子***包括一执行单元,所述执行单元包含一纹理请求缓冲器及一寄存器队列。所述寄存器队列包括复数个通用寄存器。所述执行单元适于向所述纹理请求缓冲器发出一纹理命令并将一纹理自变量存储于所述寄存器队列中。一纹理单元适于从所述纹理请求缓冲器中读取所述纹理命令并从所述寄存器队列中检索所述纹理自变量。所述纹理单元进一步适于响应于所述纹理命令而检索一纹理映射图的一部分。所述纹理单元根据所述纹理映射图的所述部分计算出一最终纹理值并将所述最终纹理值存储于所述寄存器队列的一目的寄存器中。
在另一实施例中,所述执行单元适于将所述纹理自变量存储于所述复数个寄存器中的所述目的寄存器中,以使所述纹理单元适于在存储所述最终纹理值时覆盖所述纹理自变量。在一替代实施例中,所述执行单元将所述纹理自变量存储于一与所述目的寄存器相分离的源寄存器中。
在另一实施例中,所述纹理命令包括一纹理参数。所述纹理命令也可指定一纹理映射类型及/或一纹理映射图。在再一实施例中,所述纹理单元根据所述纹理参数确定存储所述纹理自变量的源寄存器。所述纹理参数还指定所述复数个寄存器的所述目的寄存器也为所述复数个寄存器的所述源寄存器。
在再一实施例中,所述执行单元进一步适于响应于发出一纹理命令而锁定所述目的寄存器以防止改动所述纹理自变量。所述执行单元适于响应于所述纹理单元将所述最终纹理值存储于所述目的寄存器中而将所述目的寄存器解锁。
在另一实施例中,一第二执行单元包括一第二纹理请求缓冲器及一第二寄存器队列。所述第二寄存器队列包括复数个通用寄存器。所述第二执行单元适于向所述第二纹理请求缓冲器发出一第二纹理命令并将一第二纹理自变量存储于所述第二寄存器队列中。所述纹理单元进一步适于:从所述第二纹理请求缓冲器中读取所述第二纹理命令、从所述第二寄存器队列中检索所述第二纹理自变量、响应于所述第二纹理命令而从所述纹理存储器中检索一第二纹理映射图的一部分、根据所述纹理映射图的所述部分计算出一第二最终纹理值、并将所述第二最终纹理值存储于所述第二寄存器队列中所述复数个寄存器的一目的寄存器中。
附图说明
下文将参照图式来阐述本发明,在图式中:
图1图解说明一适于实施本发明一实施例的计算机***;
图2图解说明一根据本发明一实施例的图形处理单元的一纹理排队机构;
图3图解说明一根据本发明一实施例具有多个执行单元的图形处理单元的一纹理排队机构;及
图4图解说明一根据本发明一实施例的图形处理单元的一加载及存储命令排队机构。
具体实施方式
图1为一计算机***100(例如个人计算机、视频游戏控制台、个人数字助理、移动电话或适于实施本发明一实施例的其它数字装置)的一方块图。计算机***100包括一用于运行软件应用程序及视需要一操作***的中央处理器(CPU)105。在一实施例中,CPU 105实际上为数个并行操作的独立的中央处理器。存储器110存储供CPU105使用的应用程序及数据。存储器115为应用程序及数据提供非易失性存储并可包括固定式磁盘驱动器、可抽换式磁盘驱动器、闪存存储器或其它固态装置、及CD-ROM、DVD-ROM、或其它光学存储装置。用户输入装置120将来自一个或多个用户的用户输入传送至计算机***100并可包括键盘、鼠标、操纵杆、触摸屏、及/或麦克风。网络接口125使计算机***100能够通过一电子通信网络与其它计算机***进行通信,并可包括通过局域网及广域网(例如因特网)进行的有线或无线通信。计算机***100的组件-包括CPU 105、存储器110、数据存储装置105、用户输入装置120及网络接口125-经由一个或多个数据总线160相连接。数据总线的实例包括ISA、PCI、AGP、PCI、PCI-X(也称作3GIO)及HyperTransport数据总线。
一图形子***130进一步与数据总线160及计算机***100的组件连接。图形子***130包括一图形处理单元(GPU)135及图形存储器。所述图形存储器包括一用于存储一输出图像中每一像素的像素数据的显示存储器140(例如一帧缓冲器)。像素数据可直接自CPU 105提供至显示存储器140。或者,CPU 105为GPU 135提供用于界定所需输出图像的数据及/或命令,然后GPU 135根据所述数据及/或命令产生一个或多个输出图像的像素数据。用于界定所需输出图像的数据及/或命令存储于附加存储器145中。在一实施例中,GPU 135根据用于界定一景物的几何形状、照明度、着色、纹理、运动、及/或照相参数的再现命令及数据来产生输出图像的像素数据。
在另一实施例中,显示存储器140及/或附加存储器145为存储器110的一部分并与CPU 105共享。或者,显示存储器140及/或附加存储器145为一个或多个专门供用于图形子***130的分立存储器。图形子***130周期性地自显示存储器218输出一图像的像素数据并显示于显示装置150上。显示装置150为任一能够响应于一来自计算机***100的信号而显示可视信息的装置,包括CRT、LCD、等离子体及OLED显示器、及其它发光及光调制技术。计算机***100可为显示装置150提供一模拟或数字信号。
在另一实施例中,图形处理子***130包括一个或多个类似于GPU 135的附加GPU 155。在再一实施例中,图形处理子***130包括一图形协处理器165。图形处理协处理器165及附加GPU 155适于与GPU 135并行操作。类似于GPU 135,附加GPU155根据再现命令来产生输出图像的像素数据。附加GPU 155可与GPU 135一起运行以同时产生一输出图像的不同部分的像素数据,或同时产生不同输出图像的像素数据。在一实施例中,图形处理器165为GPU 135及/或附加GPU 155执行与再现相关的任务,例如几何形状变换、着色器计算、及背面剔除(backface culling)操作。
附加GPU 155可与GPU 135位于同一集成电路、模块、芯片封装、或电路板上并与GPU 135共享一通至数据总线160的连接,或者可位于单独与数据总线160连接的附加电路板上。附加GPU 155可具有其自身的类似于显示存储器140及附加存储器145的显示器及附加存储器,或者可与GPU 135共享存储器140及145。在一实施例中,图形处理器165与计算机***芯片组(未显示)集成在一起,例如与Northbridge或Southbridge芯片、或其他用于控制数据总线160的装置集成在一起。
图2图解说明一根据本发明一实施例的图形处理单元的一纹理排队机构200。一控制单元与图形处理单元的其余部分协调纹理单元210的操作。纹理单元210负责确定纹理值,例如一几何图元上一给定点的颜色值或α值。在一实施例中,纹理单元210自控制单元205接收纹理命令。纹理命令指定要应用的纹理映射类型、要映射的纹理及为进行纹理化所需的其它参数。另外,纹理命令通常需要相关联的一组指定对应于一几何图元上所给定点的纹理坐标的纹理自变量。
一旦自控制单元205接收到一纹理命令,纹理单元210便实施一纹理映射操作。在一实施例中,纹理映射操作包括进行一详细程度确定,以选择一个或多个要使用的纹理分级细化映射级。一采样确定可计算一纹理采样脚印及样本权重以用于各向同性或各向异性纹理过滤。纹理映射操作根据所选分级细化映射级、纹理采样脚印及纹理坐标来确定一个或多个纹素存储地址。
纹理映射单元从纹理存储器215中检索纹素存储地址处的纹理值。纹理存储器215可包括图形处理单元内部的一级或多级纹理高速缓冲存储器以及图形处理单元外部的用于存储纹理的存储器。一旦从纹理存储器215接收到所需纹理值,纹理单元210便根据采样权重及分级细化映射权重将各纹理值相组合以产生一最终纹理值。所述最终纹理值自纹理单元210输出并由图形处理单元的其它部分用来确定一输出图像的一个或多个像素的颜色值。
在纹理排队机构200中,控制单元205将纹理命令(例如命令225)写入至请求缓冲器220。在一实施例中,请求缓冲器220为一FIFO。纹理命令225指定纹理参数,包括要应用的纹理映射类型、要映射的纹理及要自纹理单元210输出的最终纹理值的一目的地。在一实施例中,纹理命令为32位长;因此,请求缓冲器220仅需为32位宽。
除纹理命令225中所包含的纹理参数外,纹理单元210还需要一组纹理自变量,此包括要由纹理单元210使用的纹理坐标。通常,纹理自变量包括四个纹理坐标值。如果每一纹理坐标均表示成一32位的浮点数,则纹理自变量将需要128位。假如该组纹理自变量要与纹理命令一起包括于请求缓冲器220中,则对请求缓冲器220的宽度要求将显著增大。例如,假如存储在一起,则一32位纹理命令及一128位纹理自变量将需要160位宽的请求缓冲器。
本发明的一实施例并非创建一大到足以容纳纹理命令及其关联纹理自变量二者的请求缓冲器,而是将纹理自变量存储于由一执行单元所使用的该组通用寄存器中的一个中。所述执行单元将该组通用寄存器-称作一寄存器队列230-用作一用于其所有计算(包括不与纹理相关的运算)的通用临时工作区。通过将纹理自变量存储于寄存器队列230中,请求缓冲器220的尺寸会大大减小。此外,如下文所述,在本发明的一实施例中,纹理自变量在寄存器队列中的存储基本上是自由的。
对应于纹理命令225的纹理自变量235存储于寄存器队列230中。纹理单元210依次从请求缓冲器220中检索并处理纹理命令。一旦从请求缓冲器220中检索到纹理命令225,纹理单元210便也从寄存器队列230中的一寄存器中检索纹理自变量235。
纹理单元210根据与纹理命令225包含在一起的纹理参数来确定对应的一组纹理自变量的位置。纹理命令225在寄存器队列230中指定一目的寄存器来存储最终纹理值。在一实施例中,纹理自变量235位于要用来存储所述最终纹理值的同一寄存器中。在此实施例中,将纹理自变量235存储于纹理目的寄存器中不会耗用任何额外的寄存器,因为目的寄存器无论如何均必须预留供最终纹理值使用。另外,未完成的纹理命令数量只受寄存器队列中寄存器数量的限制。一旦纹理映射操作完成,纹理单元210便将最终纹理值240输出至寄存器队列230并覆盖245纹理自变量235。
在另一实施例中,纹理自变量235及/或最终纹理值240能会可大于单个寄存器。在此实施例中,寄存器队列230中的一组多个寄存器组合用于存储纹理自变量235及/或最终纹理值240。在另一实施例中,寄存器队列230中被指定为最终纹理值240的目的地的该组寄存器也用来存储纹理自变量235,从而减少纹理命令225所需的寄存器数量。
由于一实施例以最终纹理值240覆盖纹理自变量235,因此如果纹理自变量235需要保存,则控制单元205可在发出一纹理命令前将纹理自变量拷贝至寄存器队列230中的另一寄存器(或数个寄存器)中。在一替代实施例中,纹理命令225指定单独源寄存器及目的寄存器,且纹理单元210从所指定的源寄存器中检索纹理自变量235并将最终纹理值240存储于寄存器队列230中的目的寄存器中。
在另一实施例中,使用一记分板机构将锁定寄存器队列230中与纹理命令225相关联的寄存器以防止执行单元改变寄存器内容,直至纹理操作完成为止。执行单元无法对被锁定的寄存器进行写入;然而,纹理单元210却仍可存取被锁定的寄存器。
倘若纹理自变量存储于目的寄存器中,则控制单元205在纹理命令225被放入请求缓冲器220中时会锁定目的寄存器。目的寄存器保持锁定状态直至最终纹理值已写入至目的寄存器为止。如上所述,由于目的寄存器自纹理命令发出时起被锁定,因此将纹理自变量存储于目的寄存器中并未使执行单元失去一额外寄存器。
在源寄存器与目的寄存器分立的情形中,这两个寄存器均在纹理命令225发出时由控制单元205锁定。在纹理单元从源寄存器中检索到纹理自变量后,源寄存器被解锁。在最终纹理值存储于目的寄存器中后,目的寄存器也可被解锁。
在一实施例中,纹理单元210被管线化并能够同时在不同的纹理管线级中处理不同的纹理命令。为了确保将每一纹理命令的结果均存储于正确的寄存器中,纹理单元210的一实施例包括一标记存储器或缓冲器250。缓冲器250具有一对应于纹理管线的每一级的部分。缓冲器250的每一部分均存储一目的寄存器位置值,所述目的寄存器位置值为由对应的纹理管线级所处理的数据指定目的寄存器。当数据自一个管线级前进至另一管线级时,对应的目的寄存器位置值会移至缓冲器250中的对应部分。
图3图解说明一根据本发明一实施例具有多个执行单元的图形处理单元300的一纹理排队机构。图形处理单元包括至少一在功能上类似于上述纹理单元210的纹理单元305。纹理单元305与纹理存储器310连接,除外部纹理存储器以外,纹理存储器310还可包括一级或多级内部纹理高速缓冲存储器。
纹理单元305与多个独立的执行单元连接。在此实施例中,四个执行单元315、320、325及330与纹理单元305连接;然而,图形处理单元300的替代实施例可具有与一纹理单元连接的任一数量的执行单元。每一执行单元均可执行多个与再现相关的不同任务,包括处理几何形状数据、照明度计算及着色器程序。
一典型的执行单元(例如执行单元315)包括一用于执行与再现相关的任务的执行单元核心335。执行单元315还可包括一用于存储被频繁存取的指令及数据的高速缓冲存储器340。对于较不频繁存取的数据而言,一寄存器队列345为执行单元315提供一用于其所有计算的通用临时工作区。
请求缓冲器350-其在一实施例中为一FIFO-存储由执行单元核心335发出的纹理命令,直至这些纹理命令准备好由纹理单元305执行为止。如在实施例200中一样,纹理命令,包括纹理参数,存储于请求缓冲器350中。纹理自变量(例如与纹理命令相关联的纹理坐标)存储于寄存器队列345中的一寄存器中。
纹理单元305通过多路复用器370分别与执行单元315、320、325及330的请求缓冲器350、355、360及365连接。借助多路复用器370,纹理单元交替地从每一执行单元的请求缓冲器中检索一个或多个待决的纹理命令。在一实施例中,根据一“循环”调度表从各执行单元检索纹理请求。在一替代实施例中,一仲裁块单元按照一使总体性能优点最大化的顺序从各执行单元中选择待决的纹理请求。
与从一给定执行单元的请求缓冲器中检索一纹理命令相结合,纹理单元305还从该执行单元的寄存器队列中检索对应的一组纹理自变量。例如,纹理单元305从执行单元315的请求缓冲器350中检索一纹理命令并从寄存器队列345的一寄存器中检索对应的纹理自变量。为了便于在执行单元315的寄存器队列350与纹理单元305之间进行通信,图形处理单元300的一实施例在寄存器队列350与一数据总线380之间包括一数据总线连接385,数据总线连接385又通过数据总线连接390与纹理单元305连接。执行单元320、325及330包括类似的数据总线连接,但为清楚起见在图3中省略了这些数据总线连接。在另一实施例中,纹理单元输出375与数据总线380连接以与执行单元的寄存器队列交流最终纹理值。
由于每一纹理命令均发源于诸多独立的执行单元中的一个且每一个执行单元均可具有诸多独立的线程,因此图形处理单元300的另一实施例在每一纹理命令中均包括线程状态信息,如纹理命令参数。线程状态信息的实例包括一线程类型及一线程标识。所述线程状态信息由纹理单元305用来识别由纹理命令所提及的纹理并确定最终纹理值的目的地。
图4图解说明一根据本发明一实施例的图形处理单元的一加载及存储命令排队机构400。加载及存储命令指令该图形处理单元存取外部存储器来加载或存储数据。加载及存储命令排队机构400以一类似于纹理排队机构200的方式操作。
一控制单元400与图形处理单元的其余部分协调加载/存取单元410的操作。加载/存储单元410负责从外部存储器检索数据或将数据存储于外部存储器415中。在一实施例中,加载/存储单元410自控制单元205接收加载/存储命令。所述加载/存储命令指定要执行的操作的类型(例如加载或存储)及所述操作所需的其它参数(例如存储地址)。另外,加载/存储命令通常需要将数据存储于存储器中或自存储器加载一数据目的地。
在加载/存储命令排队机构400中,控制单元405将加载/存储命令(例如命令425)写入至请求缓冲器420。在一实施例中,请求缓冲器420为一FIFO。加载/存储命令425指定所述加载/存储操作的参数。在一实施例中,加载/存储命令为32位长;因此,请求缓冲器420仅需为32位宽。
除加载/存储命令425中所包括的参数外,加载/存储单元410还需要一数据(在为一存储命令的情况下)或一目的寄存器(在为一加载命令的情况下)。本发明的一实施例并非创建一大到足以容纳加载/存储命令及相关联数据二者的请求缓冲器,而是将一存储命令的数据存储于寄存器队列430的一寄存器435中。通过将纹理自变量存储于寄存器队列430中,请求缓冲器420的尺寸会大大减小。同样地,寄存器435充当通过一加载操作所检索的数据的一目的寄存器。
加载/存储单元410依次从请求缓冲器420中检索并处理加载/存储命令。一旦从请求缓冲器420中检索到一存储命令425,加载/存储单元410便还从寄存器队列430中的寄存器435中检索450数据。一加载命令在寄存器队列430中指定一寄存器(例如寄存器435)来存储所加载的数据。一旦所述加载操作完成,加载/存储单元410便将所加载数据455输出至寄存器队列430,在此处将加载数据455写入至寄存器435。
在另一实施例中,使用一记分板机构来锁定寄存器队列430中与加载/存储命令425相关联的寄存器以防止执行单元改变寄存器内容,直到加载/存储操作完成为止。执行单元无法对被锁定的寄存器进行写入;然而,加载/存储单元410却仍可存取被锁定的寄存器。对于一储存操作而言,控制单元405是在存储命令被置于请求缓冲器420中时被锁定。此寄存器保持锁定状态直至加载/存储单元从寄存器435中检索到所述数据为止。对于一加载操作而言,寄存器435-其充当所加载数据的一目的寄存器-是在加载命令被置于请求缓冲器420中时被锁定。此寄存器保持锁定状态直至加载/存储单元完成加载操作且所加载数据445存储于寄存器435中为止。
在一实施例中,加载/存储单元410被管线化并能够同时在不同的纹理管线级中处理不同的加载/存储命令。为了确保每一加载命令的结果均存储于正确的寄存器中,加载/存储单元410的一实施例包括一标记存储器或缓冲器465。
本发明使一图形处理单元能够对大量纹理请求进行排队以抵消纹理请求的可变性而无需一大的纹理请求缓冲器。在一实施例中,将纹理自变量存储于被指定为由纹理单元所计算出的最终纹理值的目的地的通用寄存器中。由于在对纹理命令进行排队时必须为最终纹理值分配目的寄存器,因此将纹理自变量存储于此寄存器中并不耗用任何额外的寄存器。虽然上文是参照具体实例及其实施例来阐述本发明,但这些实例及实施例仅例示而非限定本发明。因此,本发明的范围将仅由权利要求书来确定。
Claims (16)
1.一种处理数据访问命令的方法,所述方法包括:
将数据命令自变量存储于寄存器文件的通用寄存器中;
向请求缓冲器发出数据命令,其中所述数据命令与所述数据命令自变量相关联,并且其中所述请求缓冲器包括与所述寄存器文件分开的数据存储位置;
自所述请求缓冲器取回所述数据命令;
从所述通用寄存器中取回所述数据命令自变量;
执行所述数据命令以将数据从外部存储器加载到寄存器文件的目的寄存器,或将来自寄存器文件的源寄存器中的数据存储到外部存储器中。
2.如权利要求1的方法,其中所述数据命令包括存储数据命令,所述数据命令自变量包括将要存储在外部存储器中的数据,且其中执行所述数据命令还包括将要存储在外部存储器的数据写入到所述外部存储器中。
3.如权利要求1的方法,其中所述数据命令包括加载数据命令,所述数据命令自变量包括目的寄存器地址,所述目的寄存器地址用于识别将要用于存储从外部存储器加载的数据的寄存器文件中的寄存器。
4.如权利要求3的方法,其中所述源和目的寄存器是相同的寄存器,使得执行数据命令导致从外部存储器中加载的数据覆盖所述数据命令自变量。
5.如权利要求3的方法,其中所述源寄存器与目的寄存器分开,使得数据命令自变量不被覆盖,由此执行所述数据命令以从外部存储器加载数据。
6.如权利要求1的方法,还包括:
响应于发出数据命令而锁定源寄存器,以防止对数据命令自变量的改动,以及响应于执行数据命令从而解锁所述源寄存器。
7.如权利要求6的方法,其中数据命令包括存储数据命令,且其中源寄存器被锁定直到将从所述源寄存器存储的数据从源寄存器中取回为止。
8.如权利要求6的方法,其中数据命令包括存储数据命令,且其中源寄存器被锁定直到将所述外部存储器中的数据加载到目的寄存器中为止。
9.一种图形处理子***,其包括:
执行单元,其包括请求缓冲器及寄存器文件,所述寄存器文件包括复数个通用寄存器,其中所述请求缓冲器包括不同于所述寄存器文件的数据存储位置,且其中执行单元适于向所述请求缓冲器发出数据命令,并将数据命令自变量存储于所述寄存器文件的源寄存器中;
加载和存储单元,其配置为从所述请求缓冲器中读取所述数据命令,并从所述寄存器文件的源寄存器中取回所述数据命令自变量;及
其中所述加载和存储单元进一步配置为将数据从外部存储器加载到所述寄存器文件的复数个寄存器中的目的寄存器中,并将数据从所述寄存器文件存储到外部存储器中。
10.如权利要求9的图形处理子***,其中所述数据命令包括存储数据命令,所述数据命令自变量包括将要存储在外部存储器中的数据。
11.如权利要求9的图形处理子***,其中所述数据命令包括加载数据命令,所述数据命令自变量包括目的寄存器地址,所述目的寄存器地址用于识别将要用于存储从外部存储器加载的数据的寄存器文件中的寄存器。
12.如权利要求11的图形处理子***,其中所述源和目的寄存器是相同的寄存器,使得所述加载和存储单元配置为当存储从外部存储器中加载的数据时,覆盖所述数据命令自变量。
13.如权利要求11的图形处理子***,其中所述源寄存器与目的寄存器分开,使得当将从外部存储器加载的数据存储到目的寄存器中时,数据命令自变量不被覆盖。
14.如权利要求9的图形处理子***,其中所述执行单元配置为响应于发出数据命令而锁定源寄存器从而防止对数据命令自变量的改动,以及响应于执行数据命令而解锁所述源寄存器。
15.如权利要求14的图形处理子***,其中所述执行单元配置为当所述数据命令包括存储数据命令时,将源寄存器锁定,直到所述加载和存储单元从所述源寄存器中取回将要存储的数据为止。
16.如权利要求14的图形处理子***,其中所述执行单元配置为当所述数据命令包括加载数据命令时,将源寄存器锁定,直到所述加载和存储单元将要加载的数据放置到目的寄存器中为止。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/789,735 | 2004-02-27 | ||
US10/789,735 US7027062B2 (en) | 2004-02-27 | 2004-02-27 | Register based queuing for texture requests |
CN2005800098687A CN1938730B (zh) | 2004-02-27 | 2005-02-09 | 基于寄存器的对纹理请求的排队 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005800098687A Division CN1938730B (zh) | 2004-02-27 | 2005-02-09 | 基于寄存器的对纹理请求的排队 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102750664A true CN102750664A (zh) | 2012-10-24 |
CN102750664B CN102750664B (zh) | 2016-01-20 |
Family
ID=34887356
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210120467.0A Active CN102750664B (zh) | 2004-02-27 | 2005-02-09 | 基于寄存器的对纹理请求的排队 |
CN2005800098687A Active CN1938730B (zh) | 2004-02-27 | 2005-02-09 | 基于寄存器的对纹理请求的排队 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005800098687A Active CN1938730B (zh) | 2004-02-27 | 2005-02-09 | 基于寄存器的对纹理请求的排队 |
Country Status (6)
Country | Link |
---|---|
US (3) | US7027062B2 (zh) |
EP (1) | EP1725989B1 (zh) |
JP (1) | JP2007525768A (zh) |
CN (2) | CN102750664B (zh) |
TW (1) | TWI370996B (zh) |
WO (1) | WO2005093665A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115033289A (zh) * | 2022-08-12 | 2022-09-09 | 南京砺算科技有限公司 | 图形处理器及其伪指令处理方法、编译方法及装置、介质 |
CN116048531A (zh) * | 2023-03-30 | 2023-05-02 | 南京砺算科技有限公司 | 指令编译方法及图形处理单元、存储介质、终端设备 |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7812844B2 (en) | 2004-01-28 | 2010-10-12 | Lucid Information Technology, Ltd. | PC-based computing system employing a silicon chip having a routing unit and a control unit for parallelizing multiple GPU-driven pipeline cores according to the object division mode of parallel operation during the running of a graphics application |
JP2007512613A (ja) * | 2003-11-19 | 2007-05-17 | ルシッド インフォメーション テクノロジー リミテッド | Pcバス上の多重3−dグラフィックパイプラインのための方法およびシステム |
US20080094403A1 (en) * | 2003-11-19 | 2008-04-24 | Reuven Bakalash | Computing system capable of parallelizing the operation graphics processing units (GPUs) supported on a CPU/GPU fusion-architecture chip and one or more external graphics cards, employing a software-implemented multi-mode parallel graphics rendering subsystem |
US20070291040A1 (en) * | 2005-01-25 | 2007-12-20 | Reuven Bakalash | Multi-mode parallel graphics rendering system supporting dynamic profiling of graphics-based applications and automatic control of parallel modes of operation |
US8085273B2 (en) | 2003-11-19 | 2011-12-27 | Lucid Information Technology, Ltd | Multi-mode parallel graphics rendering system employing real-time automatic scene profiling and mode control |
US8497865B2 (en) | 2006-12-31 | 2013-07-30 | Lucid Information Technology, Ltd. | Parallel graphics system employing multiple graphics processing pipelines with multiple graphics processing units (GPUS) and supporting an object division mode of parallel graphics processing using programmable pixel or vertex processing resources provided with the GPUS |
US7961194B2 (en) | 2003-11-19 | 2011-06-14 | Lucid Information Technology, Ltd. | Method of controlling in real time the switching of modes of parallel operation of a multi-mode parallel graphics processing subsystem embodied within a host computing system |
US20080088631A1 (en) * | 2003-11-19 | 2008-04-17 | Reuven Bakalash | Multi-mode parallel graphics rendering and display system supporting real-time detection of scene profile indices programmed within pre-profiled scenes of the graphics-based application |
US20090027383A1 (en) | 2003-11-19 | 2009-01-29 | Lucid Information Technology, Ltd. | Computing system parallelizing the operation of multiple graphics processing pipelines (GPPLs) and supporting depth-less based image recomposition |
US7027062B2 (en) * | 2004-02-27 | 2006-04-11 | Nvidia Corporation | Register based queuing for texture requests |
US7339590B1 (en) * | 2004-09-02 | 2008-03-04 | Nvidia Corporation | Vertex processing unit supporting vertex texture mapping |
US7609272B1 (en) * | 2004-12-13 | 2009-10-27 | Nvidia Corporation | Partial texture loads |
US20090096798A1 (en) * | 2005-01-25 | 2009-04-16 | Reuven Bakalash | Graphics Processing and Display System Employing Multiple Graphics Cores on a Silicon Chip of Monolithic Construction |
US8766995B2 (en) * | 2006-04-26 | 2014-07-01 | Qualcomm Incorporated | Graphics system with configurable caches |
US20070268289A1 (en) * | 2006-05-16 | 2007-11-22 | Chun Yu | Graphics system with dynamic reposition of depth engine |
US8884972B2 (en) * | 2006-05-25 | 2014-11-11 | Qualcomm Incorporated | Graphics processor with arithmetic and elementary function units |
US8869147B2 (en) * | 2006-05-31 | 2014-10-21 | Qualcomm Incorporated | Multi-threaded processor with deferred thread output control |
US8644643B2 (en) | 2006-06-14 | 2014-02-04 | Qualcomm Incorporated | Convolution filtering in a graphics processor |
US8766996B2 (en) * | 2006-06-21 | 2014-07-01 | Qualcomm Incorporated | Unified virtual addressed register file |
US8154554B1 (en) * | 2006-07-28 | 2012-04-10 | Nvidia Corporation | Unified assembly instruction set for graphics processing |
US8174534B2 (en) * | 2007-12-06 | 2012-05-08 | Via Technologies, Inc. | Shader processing systems and methods |
US8217953B2 (en) | 2008-04-25 | 2012-07-10 | International Business Machines Corporation | Anisotropic texture filtering with texture data prefetching |
US8698823B2 (en) * | 2009-04-08 | 2014-04-15 | Nvidia Corporation | System and method for deadlock-free pipelining |
US9582919B2 (en) * | 2009-10-09 | 2017-02-28 | Microsoft Technology Licensing, Llc | Automatic run-time identification of textures |
US8872823B2 (en) * | 2009-10-09 | 2014-10-28 | Microsoft Corporation | Automatic real-time shader modification for texture fetch instrumentation |
GB2491156B (en) * | 2011-05-25 | 2019-08-07 | Advanced Risc Mach Ltd | Processing pipeline control |
CN102520916B (zh) * | 2011-11-28 | 2015-02-11 | 深圳中微电科技有限公司 | 在mvp处理器中消除纹理延迟和寄存器管理的方法 |
US10152820B2 (en) | 2013-03-15 | 2018-12-11 | Intel Corporation | Texture address mode discarding filter taps |
US9911175B2 (en) | 2015-09-03 | 2018-03-06 | Qualcomm Incorporated | Modification of graphical command tokens |
CN106328083B (zh) | 2016-10-10 | 2017-11-10 | 深圳市华星光电技术有限公司 | 一种液晶显示器及其补偿数据存储方法 |
CN108509241B (zh) * | 2018-03-15 | 2021-06-04 | Oppo广东移动通信有限公司 | 一种图像的全屏显示方法、全屏显示装置及移动终端 |
CN109615685B (zh) * | 2018-11-14 | 2023-04-28 | 西安翔腾微电子科技有限公司 | 基于uml面向gpu纹理贴图的硬件视图模型的纹理执行装置及方法 |
CN111420900B (zh) * | 2020-03-25 | 2022-10-25 | 无锡信捷电气股份有限公司 | 一种分选机踢除方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996011443A1 (en) * | 1994-10-06 | 1996-04-18 | The Dow Chemical Company | An extended harvard architecture memory system |
US20020184465A1 (en) * | 2001-06-01 | 2002-12-05 | Grosbach James H. | Modified Harvard architecture processor having data memory space mapped to program memory space |
CN1402845A (zh) * | 1999-09-01 | 2003-03-12 | 英特尔公司 | 多线程并行处理器结构中所用的微引擎的存储器引用指令 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6414648A (en) * | 1987-07-08 | 1989-01-18 | Mitsubishi Electric Corp | Arithmetic processor |
US5305446A (en) * | 1990-09-28 | 1994-04-19 | Texas Instruments Incorporated | Processing devices with improved addressing capabilities, systems and methods |
EP0485833A3 (en) * | 1990-11-15 | 1993-06-23 | Motorola Inc. | A method for executing graphics color saturating arithmetic instructions in a data processor |
US5301295A (en) * | 1991-05-22 | 1994-04-05 | Analog Devices, Inc. | Data processor apparatus and method with selective caching of instructions |
US5898882A (en) * | 1993-01-08 | 1999-04-27 | International Business Machines Corporation | Method and system for enhanced instruction dispatch in a superscalar processor system utilizing independently accessed intermediate storage |
JP3547236B2 (ja) * | 1994-12-02 | 2004-07-28 | 株式会社ソニー・コンピュータエンタテインメント | 画像情報生成装置及び方法、並びに画像情報処理装置及び方法 |
US5706466A (en) * | 1995-01-13 | 1998-01-06 | Vlsi Technology, Inc. | Von Neumann system with harvard processor and instruction buffer |
US5793386A (en) * | 1996-06-28 | 1998-08-11 | S3 Incorporated | Register set reordering for a graphics processor based upon the type of primitive to be rendered |
JP4122573B2 (ja) * | 1998-06-22 | 2008-07-23 | 株式会社セガ | 画像処理方法及び画像処理プログラムを記録した記録媒体 |
US6483516B1 (en) * | 1998-10-09 | 2002-11-19 | National Semiconductor Corporation | Hierarchical texture cache |
JP2000123190A (ja) * | 1998-10-14 | 2000-04-28 | Hitachi Ltd | 3次元描画方法および装置 |
US20030187911A1 (en) * | 2002-04-01 | 2003-10-02 | Michael Abd-El-Malek | Method and apparatus to facilitate recovering a thread from a checkpoint |
US7079147B2 (en) * | 2003-05-14 | 2006-07-18 | Lsi Logic Corporation | System and method for cooperative operation of a processor and coprocessor |
US7027062B2 (en) | 2004-02-27 | 2006-04-11 | Nvidia Corporation | Register based queuing for texture requests |
US7339590B1 (en) * | 2004-09-02 | 2008-03-04 | Nvidia Corporation | Vertex processing unit supporting vertex texture mapping |
-
2004
- 2004-02-27 US US10/789,735 patent/US7027062B2/en not_active Expired - Lifetime
-
2005
- 2005-02-09 WO PCT/US2005/003999 patent/WO2005093665A1/en active Application Filing
- 2005-02-09 CN CN201210120467.0A patent/CN102750664B/zh active Active
- 2005-02-09 CN CN2005800098687A patent/CN1938730B/zh active Active
- 2005-02-09 EP EP05713143.5A patent/EP1725989B1/en active Active
- 2005-02-09 JP JP2007500853A patent/JP2007525768A/ja active Pending
- 2005-02-17 TW TW094104699A patent/TWI370996B/zh active
-
2006
- 2006-01-25 US US11/339,937 patent/US7456835B2/en active Active
-
2008
- 2008-10-23 US US12/256,848 patent/US7864185B1/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996011443A1 (en) * | 1994-10-06 | 1996-04-18 | The Dow Chemical Company | An extended harvard architecture memory system |
CN1402845A (zh) * | 1999-09-01 | 2003-03-12 | 英特尔公司 | 多线程并行处理器结构中所用的微引擎的存储器引用指令 |
US20020184465A1 (en) * | 2001-06-01 | 2002-12-05 | Grosbach James H. | Modified Harvard architecture processor having data memory space mapped to program memory space |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115033289A (zh) * | 2022-08-12 | 2022-09-09 | 南京砺算科技有限公司 | 图形处理器及其伪指令处理方法、编译方法及装置、介质 |
CN115033289B (zh) * | 2022-08-12 | 2022-11-22 | 南京砺算科技有限公司 | 图形处理器及其伪指令处理方法、编译方法及装置、介质 |
CN116048531A (zh) * | 2023-03-30 | 2023-05-02 | 南京砺算科技有限公司 | 指令编译方法及图形处理单元、存储介质、终端设备 |
CN116048531B (zh) * | 2023-03-30 | 2023-08-08 | 南京砺算科技有限公司 | 指令编译方法及图形处理装置、存储介质、终端设备 |
Also Published As
Publication number | Publication date |
---|---|
EP1725989A1 (en) | 2006-11-29 |
CN1938730A (zh) | 2007-03-28 |
US7027062B2 (en) | 2006-04-11 |
EP1725989B1 (en) | 2014-04-16 |
US20050190195A1 (en) | 2005-09-01 |
US20060119607A1 (en) | 2006-06-08 |
WO2005093665A1 (en) | 2005-10-06 |
CN102750664B (zh) | 2016-01-20 |
JP2007525768A (ja) | 2007-09-06 |
US7864185B1 (en) | 2011-01-04 |
CN1938730B (zh) | 2012-05-30 |
US7456835B2 (en) | 2008-11-25 |
TW200535731A (en) | 2005-11-01 |
TWI370996B (en) | 2012-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1938730B (zh) | 基于寄存器的对纹理请求的排队 | |
CN101124613B (zh) | 片段着色管线中增加按比例缩放性的图形处理子***及方法 | |
US7728841B1 (en) | Coherent shader output for multiple targets | |
US7522171B1 (en) | On-the-fly reordering of 32-bit per component texture images in a multi-cycle data transfer | |
KR101490556B1 (ko) | 인라인 이미지 회전 | |
CN109978751A (zh) | 多gpu帧渲染 | |
US11194722B2 (en) | Apparatus and method for improved cache utilization and efficiency on a many core processor | |
US10810784B1 (en) | Techniques for preloading textures in rendering graphics | |
CN103793893A (zh) | 采用限缓冲区处理的世界和屏幕空间管线间基元重新排序 | |
US20080198166A1 (en) | Multi-threads vertex shader, graphics processing unit, and flow control method | |
CN103810669A (zh) | 在统一l2高速缓存中高速缓存经适应性定制大小的高速缓存像素块 | |
CN110036375B (zh) | 无序高速缓存返回 | |
KR20180056316A (ko) | 타일-기반 렌더링을 수행하는 방법 및 장치 | |
EP1255227A1 (en) | Vertices index processor | |
KR20190109396A (ko) | 압축된 자원에 셰이더의 기입 | |
US11222396B2 (en) | Texture memory storage | |
US11010863B2 (en) | Bindpoint emulation | |
CN102842145A (zh) | 拼块式图形结构 | |
US20050195200A1 (en) | Embedded system with 3D graphics core and local pixel buffer | |
CN112316434B (zh) | 地形贴图的加载方法、装置、移动终端及存储介质 | |
WO2018022207A1 (en) | Banking graphics processor shared local memory | |
US8619086B2 (en) | Managing three dimensional scenes using shared and unified graphics processing unit memory | |
CN117435521B (zh) | 基于gpu渲染的纹理显存映射方法、装置及介质 | |
Garrard | Moving pictures: Making the most of the mobile | |
JP4482996B2 (ja) | データ記憶装置とその方法および画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |