CN102521535A - 通过特定指令集来进行相关运算的信息安全协处理器 - Google Patents
通过特定指令集来进行相关运算的信息安全协处理器 Download PDFInfo
- Publication number
- CN102521535A CN102521535A CN2011103981848A CN201110398184A CN102521535A CN 102521535 A CN102521535 A CN 102521535A CN 2011103981848 A CN2011103981848 A CN 2011103981848A CN 201110398184 A CN201110398184 A CN 201110398184A CN 102521535 A CN102521535 A CN 102521535A
- Authority
- CN
- China
- Prior art keywords
- instruction
- context
- data
- address
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Advance Control (AREA)
Abstract
本发明提供一种通过特定指令集来进行相关运算的信息安全协处理器，其包括如下单元：若干个寄存器堆、指令处理单元、运算单元、DMA引擎、本地存储器、密钥存储器以及上下文存储器，其指令集设计包含如下内容：密码算法执行指令、上下文操作指令、密钥存取指令、数据传输指令、逻辑运算指令以及寄存器写指令，从而使协处理器能够以较低的成本支持复杂的多功能、多任务要求的同时具备功能灵活、成本低、性能高、多任务支持和易用性的优点。
Description
技术领域
本发明涉及信息安全处理领域，尤其涉及应用于集成电路***中的通过特定指令集来进行相关运算的信息安全协处理器。
背景技术
在当下数字化的信息时代，信息数据的安全变得尤为重要。信息安全成为目前一个活跃且重要的研究领域。诸多的安全方案、密码学算法等应运而生，相关的标准不断发展，如AES、RC4等算法标准。
传统的基于加密技术的安全方案都通过软件实现。随着嵌入式技术和集成电路技术的发展，基于或使用硬件的方案提供了很多优于纯软件方案的特点，比如安全性和处理速度；另一方面，集成电路技术发展到了片上***(SOC)的时代，因而信息安全或加解密处理器常以协处理器的形式出现在SOC***中。
目前较多的安全协处理器实现单一或有限种类的算法功能，作为一个单纯的数据处理单元存在，这样的处理器有使用简单，性能好，成本低的特点。但是，先进的安全方案往往需要使用好几种密码学算法，因此，功能单一的协处理器不适合实现复杂的方案，并且，嵌入式***之上的应用日趋复杂（如智能手机），丰富的应用和多任务处理也使得单一功能协处理器无法满足需求。目前也存在另一种复杂的协处理器，其拥有独立的微处理器和一个完整的安全执行环境，在安全性和灵活性方面具备优势，但是在性能、成本和使用便利方面欠佳。
有鉴于此，有必要提供一套高性能、低成本、使用便利，适用于安全协处理器的指令集，使协处理器能够支持复杂的多功能、多任务要求。
发明内容
为解决上述技术问题，本发明的目的在于提供一种通过特定指令集来进行相关运算的信息安全协处理器，其指令集设计包含如下内容：密码算法执行指令、上下文操作指令、密钥存取指令、数据传输指令、逻辑运算指令以及寄存器写指令，从而使协处理器能够以较低的成本支持复杂的多功能、多任务要求。
为实现上述发明目的，本发明的一种通过特定指令集来进行相关运算的信息安全协处理器，其包括如下单元：
若干个寄存器堆：其为可配置寄存器；
指令处理单元：用于负责指令集中指令的读取和解码；
运算单元：用于实现数学运算、或者密码学算法并支持指令集相关指令的执行；
DMA引擎：用于负责所述信息安全协处理器内部和外部之间的数据交换并支持指令集相关指令的执行；
本地存储器：用于存放本地数据并支持指令集相关指令的执行；
密钥存储器：用于存放未加密的密钥并支持指令集相关指令的执行；
上下文存储器：用于存放运行时上下文并支持指令集相关指令的执行，其中，所述运行时上下文个数不限，每个上下文有唯一的ID信息，当前上下文ID表示当前活跃的上下文的ID。
作为本发明的进一步改进，所述指令集相关指令包括：密码算法执行指令、上下文操作指令、密钥存取指令、数据传输指令、逻辑运算指令以及寄存器写指令。
作为本发明的进一步改进，所述密码算法执行指令包括一执行特定密码学算法的指令C_CIPHER。
作为本发明的进一步改进，所述上下文操作指令包括：
C_LCTX：该指令导致从***地址空间读入上下文到上下文存储器中，覆盖当前上下文ID所对应的上下文，需要给出上下文在***地址空间的起始地址；
C_SCTX：该指令导致当前上下文ID所对应的上下文存储器内的上下文被存入***地址空间中，需要给出上下文在***地址空间的起始地址；
C_SWITCH_CTX：该指令将当前上下文ID切换到指定上下文ID。
作为本发明的进一步改进，所述密钥存取指令包括：
C_LKEY：该指令根据源地址、目标地址和密钥长度，从本地存储器中读入一个密钥到密钥存储器；
C_SKEY：该指令根据源地址、目标地址和密钥长度，向本地存储器中写出一个密钥从密钥存储器。
作为本发明的进一步改进，所述数据传输指令包括：
C_DMAI：根据给出的源地址、目标地址和数据大小，通过DMA引擎从处理器外部读入数据到处理器内部；
C_DMAO：根据给出的源地址、目标地址和数据大小，通过DMA引擎从处理器内部写出数据到处理器外部；
C_MEM_CPY：根据给出的源地址、目标地址和数据大小，在处理器内部将一定量的数据从一处搬运到另一处。
作为本发明的进一步改进，所述逻辑运算指令包括：
C_XOR：根据给出的两个操作数的地址和数据大小，从处理器内部两个位置读取一定大小的数据进行二进制异或操作，将结果放入其中一个操作数所在位置。
作为本发明的进一步改进，所述寄存器写指令包括：
C_REGW：根据给出的目标地址和数据大小，将指令序列中紧随其后的指令作为数据写入到处理器内部寄存器堆中。
与现有技术相比，本发明通过特定指令集来进行相关运算的信息安全协处理器，其指令集设计包含如下内容：密码算法执行指令、上下文操作指令、密钥存取指令、数据传输指令、逻辑运算指令以及寄存器写指令，从而使协处理器能够支持复杂的多功能、多任务要求，且成本更低、功能灵活。
附图说明
图1是本发明一实施方式中通过特定指令集来进行相关运算的信息安全协处理器的工作原理图；
图2是本发明一实施方式中指令集中指令的执行流程图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包括在本发明的保护范围内。
请参照图1所示，在本发明一具体实施方式中，一种通过特定指令集来进行相关运算的信息安全协处理器，其包括如下单元：
若干个寄存器堆10：其为可配置寄存器；其中，通过APB总线对寄存器堆的读写，外部可以实现对该处理器的控制。其中，本发明采用两种总线进行数据传输：AHB(Advanced High performance Bus)***总线和APB(Advanced Peripheral Bus)***总线，AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接；APB主要用于低带宽的周边外设之间的连接，例如UART、1284等。
寄存器堆10包括用于用于控制和确定处理器的操作模式以及当前执行任务的特性的控制寄存器、用于体现当前指令执行结果的各种状态信息状态寄存器等等。寄存器堆可于APB总线之间进行数据传输。
指令处理单元(30、40)：用于负责指令集中指令的读取和解码；
运算单元50：用于实现数学运算、或者密码学算法并支持指令集相关指令的执行；其中，优选地，数学运算可包括复制、或者异或运算、或者以上两者的组合；密码学算法运算可包括AES、DES、MD5等。
DMA引擎20：用于负责所述信息安全协处理器内部和外部之间的数据交换并支持指令集相关指令的执行；其中，在本实施方式中，DMA (Direct Memory Access，直接内存存取)引擎用于负责AHB总线和本地地址空间单元之间数据传输，在其他实施方式中，DMA引擎可替换为其他能实现类似功能的部件。
本地存储器60：用于存放本地数据并支持指令集相关指令的执行；
密钥存储器70：用于存放未加密的密钥并支持指令集相关指令的执行；每个密钥存储位置具有唯一的ID，在本实施方式中，共存储四个密钥，但在其他可行的实施方式中，密钥的个数可以作相应改变。
上下文存储器80：用于存放运行时上下文并支持指令集相关指令的执行，其中，所述运行时上下文个数不限，每个上下文有唯一的ID信息，当前上下文ID表示当前活跃的上下文的ID。优选地，在本实施方式中，共存储2个上下文。
参照图2所示，指令序列的执行过程如下：
S1、处理器在空闲状态等待被通知开始执行；
S2、得到开始执行的命令后，指令读取模块首先从寄存器堆中读出所要执行的指令序列在***存储空间的首地址；
S3、指令读取模块将指令序列首地址发送给DMA引擎，并且启动DMA。DMA引擎在被启动后自动从首地址开始逐个读入指令序列；
S4、指令读取模块从DMA引擎中读取一条指令并送给指令解码模块；
S5、指令解码模块解码它收到的指令；
S6、被解码后的指令控制处理器内部功能单元完成指令的执行；
S7、如果指令序列结束，返回第1步等待命令。否则，从第4步开始循环。
于本实施方式中，指令集相关指令包括：密码算法执行指令、上下文操作指令、密钥存取指令、数据传输指令、逻辑运算指令以及寄存器写指令。
下面介绍每条指令的定义，在本实施方式中，每条指令的长度固定为32比特。最小数据单位为4个字节，所以在以下描述中，地址或数据的单位是4个字节，以下resv均表示保留字段。为叙述方便，称当前有效上下文为当前上下文ID所指向的上下文。
首先，密码算法执行指令包括一执行特定密码学算法的指令C_CIPHER：
| 31 | 30:27 | 26:0 |
| lcmd | opcode | resv |
lcmd:表示指令序列结束标志；
opcode:表示指令编码字段；
该指令启动算法引擎执行一个密码学算法，其过程为：
1. 从当前有效上下文中读取所要执行的密码学算法信息；
2. 执行密码学算法并更新当前有效上下文。
值得一提的是，执行该指令需保证当前上下文已准备好。
具体地，上下文操作指令包括：
C_LCTX：该指令导致从***地址空间读入上下文到上下文存储器中，覆盖当前上下文ID所对应的上下文，需要给出上下文在***地址空间的起始地址；
C_SCTX：该指令导致当前上下文ID所对应的上下文存储器内的上下文被存入***地址空间中，需要给出上下文在***地址空间的起始地址；
C_SWITCH_CTX：该指令将当前上下文ID切换到指定上下文ID。
其中，C_LCTX：
| 31 | 30:27 | 26:0 |
| lcmd | opcode | resv |
lcmd: 表示指令序列结束标志；
opcode: 表示指令编码字段。
该指令通过DMA引擎从协处理器外部读入上下文信息到当前上下文存储位置，值得一提的是，需事先设定DMA引擎的起始读地址为上下文信息在***地址空间的存储地址。
C_SCTX：
| 31 | 30:27 | 26:0 |
| Lcmd | opcode | resv |
lcmd: 表示指令序列结束标志；
opcode: 表示指令编码字段。
该指令通过DMA引擎向协处理器外部写出上下文信息从当前上下文存储位置，值得一提的是，需事先设定DMA引擎的起始读地址为上下文信息在***地址空间的存储地址。
C_SWITCH_CTX：
| 31 | 30:27 | 26:1 | 0 |
| lcmd | opcode | Resv | ctxId |
lcmd: 指令序列结束标志；
opcode: 指令编码字段；
ctxId：要切换至的上下文ID；
该指令的功能是将当前上下文ID切换为ctxId。
具体地，所述密钥存取指令包括：
C_LKEY：该指令根据源地址、目标地址和密钥长度，从本地存储器中读入一个密钥到密钥存储器；
C_SKEY：该指令根据源地址、目标地址和密钥长度，向本地存储器中写出一个密钥从密钥存储器。
C_LKEY：
| 31 | 30:27 | 26:17 | 16:7 | 6:0 |
| lcmd | opcode | lAddr | kId | kSize |
其中，lcmd: 指令序列结束标志；opcode: 指令编码字段；lAddr: 本地源地址；kId: 目标地址；kSize: 密钥大小。
该指令从本地存储空间地址lAddr处读取大小为kSize的密钥存到密钥存储器中ID为kId的位置。
C_SKEY：
| 31 | 30:27 | 26:17 | 16:7 | 6:0 |
| Lcmd | Opcode | lAddr | kId | kSize |
其中，lcmd: 指令序列结束标志；opcode: 指令编码字段；lAddr: 本地目的地址；kId: 源地址；kSize: 密钥大小。
该指令向本地存储空间地址lAddr处写入大小为kSize的密钥从密钥存储器中ID为kId的位置。
具体地，所述数据传输指令包括：
C_DMAI：根据给出的源地址、目标地址和数据大小，通过DMA引擎从处理器外部读入数据到处理器内部；
C_DMAO：根据给出的源地址、目标地址和数据大小，通过DMA引擎从处理器内部写出数据到处理器外部；
C_MEM_CPY：根据给出的源地址、目标地址和数据大小，在处理器内部将一定量的数据从一处搬运到另一处。
C_DMAI：
| 31 | 30:27 | 26:17 | 16:7 | 6:0 |
| Lcmd | Opcode | lAddr | dSize | resv |
其中，lcmd: 指令序列结束标志；opcode: 指令编码字段；lAddr: 本地目的地址；dSize: 数据大小。该指令从DMA通道中读入数据大小为dSize得数据到本地存储器lAddr处，值得一提的是：DMA的设置决定了数据来源位置。
C_DMAO：
| 31 | 30:27 | 26:17 | 16:7 | 6:0 |
| lcmd | Opcode | lAddr | dSize | resv |
其中，lcmd: 指令序列结束标志；opcode: 指令编码字段；lAddr: 本地源地址；dSize: 数据大小。该指令向DMA通道中写出大小为dSize的数据从本地存储器地址lAddr，值得一提的是：DMA的设置决定了数据目标位置。
C_MEM_CPY：
| 31 | 30:27 | 26:17 | 16:7 | 6:0 |
| Lcmd | opcode | lAddrSrc | lAddrDst | dSize |
其中，lcmd: 指令序列结束标志；opcode: 指令编码字段；lAddrSrc: 本地源地址；lAddrDst: 本地目的地址；dSize: 数据大小。该指令从本地存储器地址lAddrSrc处拷贝大小为dSize的数据到本地存储器地址lAddrDst处。
具体地，所述逻辑运算指令包括：
C_XOR：根据给出的两个操作数的地址和数据大小，从处理器内部两个位置读取一定大小的数据进行二进制异或操作，将结果放入其中一个操作数所在位置。
C_XOR：
| 31 | 30:27 | 26:17 | 16:7 | 6:0 |
| lcmd | opcode | lAddrSrc | lAddrDst | dSize |
其中，lcmd: 指令序列结束标志；opcode: 指令编码字段；lAddrSrc: 本地源地址，操作数1；lAddrDst: 本地目的地址，操作数2；dSize: 数据大小。
该指令从本地存储器地址lAddrSrc处读出大小为dSize的数据,和本地存储器地址lAddrDst处所读出的大小为dSize的数据进行二进制异或操作，然后将结果写入lAddrDst处。
具体地，所述寄存器写指令包括：
C_REGW：根据给出的目标地址和数据大小，将指令序列中紧随其后的指令作为数据写入到处理器内部寄存器堆中。
C_REGW：
| 31 | 30:27 | 26:17 | 16:7 | 6:0 |
| lcmd | opcode | lAddr | resv | dSize |
其中，lcmd: 指令序列结束标志；opcode: 指令编码字段；lAddr: 本地目的寄存器地址；dSize: 数据大小。该指令将指令序列里该指令后面的大小为dSize的“指令”作为数据写入到寄存器堆地址为lAddr处。
与现有技术相比，实现该指令集的协处理器具备如下优点：
第一、功能灵活。密码算法执行指令可以执行多种密码学算法，结合密钥存取指令、数据传输指令、逻辑运算指令以及寄存器写指令组合成一套完整的方案实现各种不同的运算组合，从而灵活的支持各种安全加密方案。这样解决了单一算法硬件加速器功能单一的问题。
第二、成本低。指令集不包含跳转和条件判断等复杂指令，不包含密码学中不常用的数学运算，这使得指令集的硬件实现得到简化，并暗示不需要专用微处理器。另外、密码算法执行指令仅简单的导致执行一个特定算法，这意味着具体的算法可以通过专用电路实现。比起使用专用微处理器的方案，或多个单一功能协处理器的方案，成本更低，且不失灵活性。
第三、性能高。数据传输指令实现高效的处理器内以及处理器和***存储器之间数据的传输。具体的密码算法可以用硬件加速实现。
第四、多任务支持。上下文操作指令和密钥存取指令支持切换不同任务的上下文和使用的密钥。从而提供了单一算法硬件加速器不具备的多任务处理功能。
第五、易用性。从使用上来说，本发明比单一算法硬件加速器更灵活，又比使用专用微处理器的方案更简单直接。
以上所描述的装置实施方式仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施方式方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。
本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本申请，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包括一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包括在本发明的保护范围之内。
Claims (8)
1.一种通过特定指令集来进行相关运算的信息安全协处理器，其特征在于，其包括如下单元：
若干个寄存器堆：其为可配置寄存器；
指令处理单元：用于负责指令集中指令的读取和解码；
运算单元：用于实现数学运算、或者密码学算法并支持指令集相关指令的执行；
DMA引擎：用于负责所述信息安全协处理器内部和外部之间的数据交换并支持指令集相关指令的执行；
本地存储器：用于存放本地数据并支持指令集相关指令的执行；
密钥存储器：用于存放未加密的密钥并支持指令集相关指令的执行；
上下文存储器：用于存放运行时上下文并支持指令集相关指令的执行，其中，所述运行时上下文个数不限，每个上下文有唯一的ID信息，当前上下文ID表示当前活跃的上下文的ID。
2.如权利要求1所述的信息安全协处理器，其特征在于，所述指令集相关指令包括：密码算法执行指令、上下文操作指令、密钥存取指令、数据传输指令、逻辑运算指令以及寄存器写指令。
3.如权利要求2所述的信息安全协处理器，其特征在于，所述密码算法执行指令包括一执行特定密码学算法的指令C_CIPHER。
4.如权利要求2所述的信息安全协处理器，其特征在于，所述上下文操作指令包括：
C_LCTX：该指令导致从***地址空间读入上下文到上下文存储器中，覆盖当前上下文ID所对应的上下文，需要给出上下文在***地址空间的起始地址；
C_SCTX：该指令导致当前上下文ID所对应的上下文存储器内的上下文被存入***地址空间中，需要给出上下文在***地址空间的起始地址；
C_SWITCH_CTX：该指令将当前上下文ID切换到指定上下文ID。
5.如权利要求2所述的信息安全协处理器，其特征在于，所述密钥存取指令包括：
C_LKEY：该指令根据源地址、目标地址和密钥长度，从本地存储器中读入一个密钥到密钥存储器；
C_SKEY：该指令根据源地址、目标地址和密钥长度，向本地存储器中写出一个密钥从密钥存储器。
6.如权利要求2所述的信息安全协处理器，其特征在于，所述数据传输指令包括：
C_DMAI：根据给出的源地址、目标地址和数据大小，通过DMA引擎从处理器外部读入数据到处理器内部；
C_DMAO：根据给出的源地址、目标地址和数据大小，通过DMA引擎从处理器内部写出数据到处理器外部；
C_MEM_CPY：根据给出的源地址、目标地址和数据大小，在处理器内部将一定量的数据从一处搬运到另一处。
7.如权利要求2所述的信息安全协处理器，其特征在于，所述逻辑运算指令包括：
C_XOR：根据给出的两个操作数的地址和数据大小，从处理器内部两个位置读取一定大小的数据进行二进制异或操作，将结果放入其中一个操作数所在位置。
8.如权利要求2所述的信息安全协处理器，其特征在于，所述寄存器写指令包括：
C_REGW：根据给出的目标地址和数据大小，将指令序列中紧随其后的指令作为数据写入到处理器内部寄存器堆中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103981848A CN102521535A (zh) | 2011-12-05 | 2011-12-05 | 通过特定指令集来进行相关运算的信息安全协处理器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103981848A CN102521535A (zh) | 2011-12-05 | 2011-12-05 | 通过特定指令集来进行相关运算的信息安全协处理器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102521535A true CN102521535A (zh) | 2012-06-27 |
Family
ID=46292446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011103981848A Pending CN102521535A (zh) | 2011-12-05 | 2011-12-05 | 通过特定指令集来进行相关运算的信息安全协处理器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102521535A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105874436A (zh) * | 2013-12-02 | 2016-08-17 | 美光科技有限公司 | 用于自主存储器的方法及*** |
| CN107704433A (zh) * | 2016-01-20 | 2018-02-16 | 南京艾溪信息科技有限公司 | 一种矩阵运算指令及其方法 |
| CN107766079A (zh) * | 2016-08-19 | 2018-03-06 | 北京百度网讯科技有限公司 | 处理器以及用于在处理器上执行指令的方法 |
| CN108388527A (zh) * | 2018-02-02 | 2018-08-10 | 上海兆芯集成电路有限公司 | 直接存储器存取引擎及其方法 |
| CN110058884A (zh) * | 2019-03-15 | 2019-07-26 | 佛山市顺德区中山大学研究院 | 用于计算型存储指令集运算的优化方法、***及存储介质 |
| US10762164B2 (en) | 2016-01-20 | 2020-09-01 | Cambricon Technologies Corporation Limited | Vector and matrix computing device |
| CN115151908A (zh) * | 2020-02-21 | 2022-10-04 | 惠普发展公司， 有限责任合伙企业 | 用于数据的加密和解密的计算设备 |
| US11586577B2 (en) | 2009-09-11 | 2023-02-21 | Micron Technology, Inc. | Autonomous memory architecture |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1521638A (zh) * | 2003-02-04 | 2004-08-18 | ���µ�����ҵ��ʽ���� | 信息处理设备 |
| CN1635732A (zh) * | 2003-12-27 | 2005-07-06 | 海信集团有限公司 | 可重构密码协处理器的指令*** |
| CN101000538A (zh) * | 2007-01-05 | 2007-07-18 | 东南大学 | 椭圆曲线密码体制协处理器的实现方法 |
| CN101026455A (zh) * | 2006-02-22 | 2007-08-29 | 富士通株式会社 | 安全处理器 |
| CN101170406A (zh) * | 2006-10-27 | 2008-04-30 | 北京中电华大电子设计有限责任公司 | 双核公钥密码算法运算协处理器的一种实现方法 |
| CN102043916A (zh) * | 2010-12-01 | 2011-05-04 | 戴葵 | 一种高性能可扩展公钥密码协处理器结构 |
-
2011
- 2011-12-05 CN CN2011103981848A patent/CN102521535A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1521638A (zh) * | 2003-02-04 | 2004-08-18 | ���µ�����ҵ��ʽ���� | 信息处理设备 |
| CN1635732A (zh) * | 2003-12-27 | 2005-07-06 | 海信集团有限公司 | 可重构密码协处理器的指令*** |
| CN101026455A (zh) * | 2006-02-22 | 2007-08-29 | 富士通株式会社 | 安全处理器 |
| CN101170406A (zh) * | 2006-10-27 | 2008-04-30 | 北京中电华大电子设计有限责任公司 | 双核公钥密码算法运算协处理器的一种实现方法 |
| CN101000538A (zh) * | 2007-01-05 | 2007-07-18 | 东南大学 | 椭圆曲线密码体制协处理器的实现方法 |
| CN102043916A (zh) * | 2010-12-01 | 2011-05-04 | 戴葵 | 一种高性能可扩展公钥密码协处理器结构 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11586577B2 (en) | 2009-09-11 | 2023-02-21 | Micron Technology, Inc. | Autonomous memory architecture |
| CN105874436A (zh) * | 2013-12-02 | 2016-08-17 | 美光科技有限公司 | 用于自主存储器的方法及*** |
| CN105874436B (zh) * | 2013-12-02 | 2019-03-08 | 美光科技公司 | 用于自主存储器的方法及设备 |
| US10778815B2 (en) | 2013-12-02 | 2020-09-15 | Micron Technology, Inc. | Methods and systems for parsing and executing instructions to retrieve data using autonomous memory |
| CN107704433A (zh) * | 2016-01-20 | 2018-02-16 | 南京艾溪信息科技有限公司 | 一种矩阵运算指令及其方法 |
| US10762164B2 (en) | 2016-01-20 | 2020-09-01 | Cambricon Technologies Corporation Limited | Vector and matrix computing device |
| US11734383B2 (en) | 2016-01-20 | 2023-08-22 | Cambricon Technologies Corporation Limited | Vector and matrix computing device |
| CN107766079A (zh) * | 2016-08-19 | 2018-03-06 | 北京百度网讯科技有限公司 | 处理器以及用于在处理器上执行指令的方法 |
| CN108388527A (zh) * | 2018-02-02 | 2018-08-10 | 上海兆芯集成电路有限公司 | 直接存储器存取引擎及其方法 |
| CN110058884A (zh) * | 2019-03-15 | 2019-07-26 | 佛山市顺德区中山大学研究院 | 用于计算型存储指令集运算的优化方法、***及存储介质 |
| CN110058884B (zh) * | 2019-03-15 | 2021-06-01 | 佛山市顺德区中山大学研究院 | 用于计算型存储指令集运算的优化方法、***及存储介质 |
| CN115151908A (zh) * | 2020-02-21 | 2022-10-04 | 惠普发展公司， 有限责任合伙企业 | 用于数据的加密和解密的计算设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102521535A (zh) | 通过特定指令集来进行相关运算的信息安全协处理器 | |
| US20230110230A1 (en) | Technologies for secure i/o with memory encryption engines | |
| CN105224865B (zh) | 中断和恢复分页的指令及相关方法、***、处理器和介质 | |
| US8522041B2 (en) | System and method for efficiently performing a data encryption operation | |
| CN110659244A (zh) | 内联编码能力 | |
| CN101201811B (zh) | 用于soc的加解密协处理器 | |
| EP2803012B1 (en) | Using storage controller bus interfaces to secure data transfer between storage devices and hosts | |
| US20020004904A1 (en) | Cryptographic data processing systems, computer program products, and methods of operating same in which multiple cryptographic execution units execute commands from a host processor in parallel | |
| JP4098241B2 (ja) | プロセッサをコプロセッサに接続する方法及び装置 | |
| RU2334268C2 (ru) | Команды для поддержки обработки шифрованного сообщения | |
| CN112639778A (zh) | 指针认证及指针认证方案之间的动态切换 | |
| JP2003517671A (ja) | 単純なアルゴリズムの暗号エンジン | |
| US20100128874A1 (en) | Encryption / decryption in parallelized data storage using media associated keys | |
| WO2000076119A1 (en) | Cryptographic processing system | |
| EP4109312A1 (en) | Circuitry and methods for supporting encrypted remote direct memory access (erdma) for live migration of a virtual machine | |
| US20180341580A1 (en) | Methods for accessing ssd (solid state disk) and apparatuses using the same | |
| CN100470571C (zh) | 一种用于密码学运算的微处理器内核装置 | |
| WO2013147872A1 (en) | Two dimensional direct memory access scheme for enhanced network protocol processing performance | |
| CN102682232B (zh) | 一种高性能超标量椭圆曲线密码处理器芯片 | |
| CN114969851A (zh) | 一种基于fpga的数据处理方法、装置、设备及介质 | |
| WO2001086432A2 (en) | Cryptographic data processing systems, computer program products, and methods of operating same, using parallel execution units | |
| AU626263B2 (en) | Apparatus and method for providing an extended processing environment on nonmicrocoded data processing system | |
| US11386029B2 (en) | Direct memory access controller | |
| CN102023937A (zh) | 一种用于usb储存设备的数据流加密方法 | |
| CN102521166B (zh) | 信息安全协处理器及其内部存储空间的管理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SOLOMON-SYSTECH (SHENZHEN) CO., LTD. Free format text: FORMER OWNER: SUZHOU XITU SHIDING MICROELECTRONICS CO., LTD. Effective date: 20130829 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 215021 SUZHOU, JIANGSU PROVINCE TO: 518057 SHENZHEN, GUANGDONG PROVINCE |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20130829 Address after: 518057, No. six building, No. two Shenzhen Software Park, central science and technology zone, Nanshan District hi tech Zone, Shenzhen, Guangdong, two Applicant after: Solomon Systech (Shenzhen) Limited Address before: Xinghu Street Industrial Park of Suzhou city in Jiangsu province 215021 No. 328 Creative Industry Park 2-B702 unit Applicant before: Suzhou Xitu Shiding Microelectronics Co.,Ltd. |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120627 |