CN102498561A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN102498561A
CN102498561A CN2009801614794A CN200980161479A CN102498561A CN 102498561 A CN102498561 A CN 102498561A CN 2009801614794 A CN2009801614794 A CN 2009801614794A CN 200980161479 A CN200980161479 A CN 200980161479A CN 102498561 A CN102498561 A CN 102498561A
Authority
CN
China
Prior art keywords
mentioned
film
oxidation
semiconductor layer
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801614794A
Other languages
English (en)
Other versions
CN102498561B (zh
Inventor
松下大介
加藤弘一
三谷祐一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102498561A publication Critical patent/CN102498561A/zh
Application granted granted Critical
Publication of CN102498561B publication Critical patent/CN102498561B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明可以抑制由半导体层与绝缘膜的界面态密度增加所引起的迁移率和可靠性的降低。包括以下工序：形成由控制栅电极和层间绝缘膜交替层叠而成的层叠结构的工序；沿上述控制栅电极和上述层间绝缘膜的层叠方向形成贯通上述层叠结构的贯通孔的工序；形成覆盖上述贯通孔的内侧表面的第1绝缘膜的工序；形成覆盖上述第1绝缘膜的内侧表面的电荷蓄积部的工序；形成覆盖上述电荷蓄积部的内侧表面的第2绝缘膜的工序；形成覆盖上述第2绝缘膜的内侧表面的半导体层的工序；以及，在含氧气氛中、在600℃以下的温度下进行热处理，以使上述半导体层与上述第2绝缘膜的界面被氧化的工序。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法。
背景技术
在各种半导体装置中，控制绝缘膜与半导体的界面的技术非常重要。当绝缘膜为闪速存储器中使用的隧道绝缘膜时，绝缘膜也起到这样一种作用，即，基于栅电极与半导体层之间施加的电场，不仅控制在半导体中流动的载流子的传导量，而且控制电荷蓄积膜与半导体层之间的电子的交流。
作为半导体层上的隧道绝缘膜的形成方法，从使半导体层的表面在900℃以上的高温下暴露于大气压的氧分子气体中的所谓热氧化工序，逐渐转变至采用CVD(化学气相沉积法)、HTO(高温氧化物)、ALD(原子层沉积技术)等方法通过在800℃～900℃以下沉积来形成绝缘膜的工序。其技术背景是，闪速存储器的结构本身从以往的平面型转变成三维结构、以及由于微细化的发展、元件间的距离、元件间的体积减小，导致元件不能吸收在高温热处理时的体积变化，因此不得不采用一种其方法本身的应力小的低温方法。
另外，在三维结构中，与平面结构不同，有时在沉积隧道绝缘膜后再沉积半导体层。例如，专利文献1中记载了以下的方法：NAND线在以往的平面内不是平行于而是垂直于该平面，于是采取一种在最初形成控制栅电极而在最后形成沟道Si层的方法。然而，沉积体系的绝缘膜与半导体层、以及沉积体系的绝缘膜与沉积体系的半导体层，由于形成温度低，因此界面态密度高，与以往经过高热工序的结构相比，其迁移率和可靠性低，在特性上容易出现不均衡。因此，这就与写入(输入)和清除特性的劣化、以及由阈值波动的增大导致的多值化的困难有关。
该沉积体系的半导体层和沉积体系的绝缘膜也可以用于液晶显示器用的薄膜晶体管(TFT)，也就是在玻璃基板等绝缘膜上沉积非晶硅或多晶硅，以其作为沟道层。然而，该情况也与上述情况相同，存在迁移率低、高速电路化困难、阈值电压随经过时间、栅电压和温度而变化等不稳定问题。该情况下也有必要提高迁移率和可靠性。
在Si层与该Si层上形成的绝缘膜(例如SiO2膜)的界面处，存在大量以Si的悬空键为代表的缺陷。该缺陷群形成界面态，例如在以开关元件为代表的结构MOSFET(金属氧化物半导体场效应晶体管)中，引起迁移率降低和可靠性劣化，从而使开关特性降低。为了改善这一缺陷，以往是通过在氢气气氛中对MOS结构进行热处理，将Si的悬空键转变为氢末端，即形成Si-H键，由此使其惰性化。
然而，近年来，氢末端的问题越来越明显。即，Si-H键本身形成巨大的偶极子，成为载流子的散射源。另外，在闪速存储器中，在电场应力下，氢从Si-H键脱离，引起程序电压Vgm的变动。因此，在界面态多的SiO2膜与Si层的层叠结构中，需要代替氢末端技术。特别地，作为非易失性存储器的构成要素的隧穿膜，为了满足三维结构的要求，进行CVD(化学气相沉积)等氧化温度的低温化，但这样必然会导致氢末端处理之前的界面态密度增加。因此，一般来说，为了降低迁移率、增大开电流Ion而进行高电压化。该高电压化成为元件的可靠性劣化和多值化的弊端。
现有技术文献
专利文献
专利文献1：特开2007-266143号公报
发明内容
发明要解决的课题
本发明正是考虑了上述情况而进行的，其目的在于，提供一种能够抑制由半导体层与绝缘膜的界面态密度的增加而导致的各种特性的劣化的半导体装置的制造方法。
解决课题的手段
本发明的第1方案的半导体装置的制造方法的特征在于，包括以下工序：形成由控制栅电极和层间绝缘膜交替层叠而成的层叠结构的工序；沿上述控制栅电极和上述层间绝缘膜的层叠方向形成贯通上述层叠结构的贯通孔的工序；形成覆盖上述贯通孔的内侧表面的第1绝缘膜的工序；形成覆盖上述第1绝缘膜的内侧表面的电荷蓄积部的工序；形成覆盖上述电荷蓄积部的内侧表面的第2绝缘膜的工序；形成覆盖上述第2绝缘膜的内侧表面的半导体层的工序；以及，在含氧气氛中、在600℃以下的温度下进行热处理，以使上述半导体层与上述第2绝缘膜的界面氧化的工序。
另外，本发明的第2方案的半导体装置的制造方法的特征在于，包括以下工序：在基板上沉积绝缘膜的工序；在上述绝缘膜上形成半导体层的工序；以及，在含氧气氛中、在600℃以下的温度下进行热处理，以使上述半导体层与上述绝缘膜的界面氧化的工序。
发明效果
根据本发明，可以抑制由于半导体层与绝缘膜的界面态密度的增加而导致的各种特性的劣化。
附图说明
图1为示出当改变氧终端处理温度时的界面态密度与膜厚增加量的关系的图。
图2为示出迁移率与膜厚增加量的关系的图。
图3为示出氧化膜的膜厚与由氧化导致的膜厚增加到0.3nm时所需时间的关系的图。
图4为示出实现氧终端所需的时间对氧温度的依存性的图。
图5为示出在硅层与绝缘膜的界面处的WB的模型图。
图6为示出在硅层与绝缘膜的界面处的Pb中心的模型图。
图7中，图7(a)为示出Pb中心对WB的依存性的图；图7(b)为示出由氧化所引起的Pb中心对WB的依存性的图。
图8为示出硅层与绝缘膜的界面的模型图。
图9为示出迁移率对电场的依存性的图。
图10中，图10(a)为示出在成为氧终端(氧末端)的情况下的迁移率对载流子浓度的依存性的图；图10(b)为示出在成为氢终端(氢末端)的情况下的迁移率对载流子浓度的依存性的图。
图11为示出第1实施方案的制造方法的截面图。
图12为示出第1实施方案的制造方法的截面图。
图13为示出第1实施方案的制造方法的截面图。
图14为示出第1实施方案的制造方法的截面图。
图15为示出第1实施方案的制造方法的截面图。
图16中，图16(a)、16(b)为用于说明由第1实施方案制造的非易失性存储器的清除的高速化的图。
图17为示出由第1实施方案制造的非易失性存储器的Id-Vg特性的图。
图18为示出在氧终端的情况下和在氢终端的情况下的、各自的写入和清除特性的图。
图19为示出在氧终端的情况下和在氢终端的情况下的耐久性的图。
图20中，图20(a)～图20(c)为示出第2实施方案的制造方法的截面图。
图21中，图21(a)、21(b)为示出第2实施方案的制造方法的截面图。
具体实施方式
(本发明的概要)
在说明各实施方案之前，首先说明本发明的概要。
首先，本发明人等为了降低在绝缘膜与半导体层(硅层)的界面处的界面态密度，考虑以氧为终端(末端)来代替氢终端(末端)，进行实验。该实验按照如下所述方法来进行。
将以(100)面作为主面的Si基板用稀的氢氟酸处理，使Si基板形成以氢为末端的结构。将该形成氢末端的Si基板置于只含有氮气的气氛中，将基板温度提高至600℃，使氢完全脱离Si基板。
然后，使小室内的气氛成为例如760Torr的只含有O2气的气氛，将硅基板的表面温度设定为例如950℃，使硅基板在小室中维持2分30秒。由此，在硅基板上形成膜厚2.5nm的氧化膜。此时，在硅基板与氧化膜之间残留有界面态。
然后，为了使硅基板与氧化膜的界面成为氧末端，使小室内的气氛成为全压740Torr、分压14Torr的含O2(N2＝60L/分钟、O2＝0.12L/分钟)的氧化气体气氛，通过控制加热器，将形成了氧化膜的硅基板的温度设定在600℃以下并维持30分钟以上。由此使得被引入的氧原子在界面附近扩散，并成为界面态的终端，形成能量最稳定的结构。
在其上沉积例如150nm膜厚的多晶硅。接着，以4keV的加速电压、并以4×1015cm-2的掺杂量混入P，在1050℃下进行尖峰退火(spikeanneal)，从而将多晶硅中的磷活化。由此，在氧化膜上形成多晶硅的电极。
在上述实验中，研究了达到氧末端时的热处理时间与界面态密度的关系。在30分钟时便已看到效果，但发现，在处理60分钟以上时，界面态密度大大减少，然后在12小时后，一般降低至与正在使用的氢末端处理同等的量，几乎消失。结果发现，此时，氧化膜的膜厚增加约0.2nm，形成约1层的SiO2膜。这样，在进行一层的氧化的同时，界面态密度减少了，可以认为，其理由如下，当氧到达界面态之间时，就自发地成为界面态的终端，另外，当温度降低至600度时，就会使得氧进入到Si-Si之间，从而引起氧化的概率减少，而且使氧压力下降，每单位时间的氧到达量减少，因此，氧攻击Si-Si之间的频率减少。由此，可以抑制下文所示的氧化的特异性现象。
氧化时，一层的氧化的终止并不意味着下一层氧化的开始。氧化与氧末端是竞争关系，在第一层氧化终止之前，下一层的氧化就已开始。这可通过氧化所获得的能量的大小来说明。因此，如果氧化温度高、且氧的供给速率高，则氧容易扩散，在第一层的氧化终止之前，容易引起下一层的氧化，新的缺陷就出现了。即，由于该缺陷促进了氧化，因此在高温高压下的氧化加快了氧化速率。相反，如果氧化温度低、且氧的供给速率低，则氧难以扩散，氧化速度变慢，因此，难以引起下一层的氧化，只是优先在缺陷处引起氧化。
另外，从上述实验可以看出，绝缘膜的膜厚随着进行氧终端处理时热处理温度的提高而增加。因此，进行实验，以考察在改变进行氧终端处理的热处理温度时，绝缘膜膜厚的增加与界面态密度的关系。该实验结果示于图1。
图1为示出在将热处理温度变更为600℃、800℃、1000℃时，绝缘膜的增加的膜厚与界面态密度的关系的图。纵轴表示相对于氧终端处理前界面态密度的值为100的比例[％]。从图1可以看出，随着热处理温度降低至1000℃、800℃、600℃，相对于绝缘膜膜厚的变化，界面态密度的变化量变大。特别是在600℃下观察到显著现象。这是在600℃下如实地显示了只在缺陷处进行氧终端处理的结果，并显示在高温(例如1000℃左右)下的界面氧化处理不利于既要控制膜厚又要降低界面态密度的目的。因此，氧终端处理时的温度优选为600℃以下。
另外，即使氧终端处理时的温度为600℃以下，膜厚的增加也优选抑制在0.3nm以下。这是由于，当1层氧化结束时，下一层的氧化就开始，此时，新生成的界面态的位置如上所述为距离SiO2膜与Si层的界面约0.3nm的下方，而且，如果氧化进行到0.3nm以上，则界面态密度会进一步增加。通过在600℃以下将界面氧化12小时以内，使膜厚增加抑制在0.3nm以下，这样既能使该界面态以氧为终端，又能使含有界面态的层结束氧化，结果可以终止氧化。如果再进行氧化，则会引起下一层的氧化，即，引起界面态生成+氧化，还会使界面态密度增加。
其次，将界面态密度为8×1011cm-2的、SiO2膜与Si层的界面在600℃下氧化时的界面处的氧化量(氧化膜的膜厚的增加量)与通用(universal)迁移率的关系示于图2。从图2可以看出，氧化量到达0.25nm以下时为止，迁移率上升，但如果氧化量大于0.3nm，则迁移率反而下降。认为这是由于下一层的氧化引起了界面态密度增加的缘故。
另外，为了降低界面态以及将氧化量抑制在0.3nm以下，使氧化膜的膜厚为2.5nm时的氧化时间在30分钟以上至12小时左右是有效的，但如果将膜厚减薄，则可使其必要氧化时间缩短。这是因为，如果膜厚减薄，则到达界面的氧量增加，氧化速率变快。将改变初期膜厚时的由氧化导致的膜厚增加抑制在0.3nm所需的时间示于图3。对于各自的膜厚，如果将氧化时间保持在图3所示的时间以内，则既能将膜厚的增加抑制在0.3nm以下，又能使氧成为界面态的终端，从而可以改善界面特性。
此外，在600℃下的氧化时间典型地为30分钟以上，只要界面成为氧末端，即使比30分钟短也可以。另外，只要工艺上允许，处理2小时以上也是可以的，但由于长时间处理会使制品的生产率降低，因此是不优选的。即使进行炉内的成批处理，处理2小时以内也是理想的。另外，只要可使界面氧化，温度比600℃低也可以，由于在温度降低的同时，Si中的氧的扩散速度也大幅度减慢，因此，处理时间也延长。将氧末端温度与为了使氧在厚度10nm的Si层中扩散和使SiO2膜与Si层的界面充分实现氧末端所需要的时间的关系示于图4。从该图4可以看出，当处理时间为2小时以内时，温度必须在500℃以上。在500℃以下的温度下，为了使其发挥效果，需要非常长的时间，从生产率方面考虑，是不现实的。
从以上的实验结果可以看出，为了抑制半导体层与绝缘膜的界面态密度的增加，重要的一点是，在600度以下向半导体层上形成的绝缘膜引入O2，使其渗透到半导体层与绝缘膜的界面中，由此将半导体层氧化到0.3nm以下的范围。即，重要的一点是，通过“用氧来成为界面态的终端，当只有含界面态的层被氧化时就终止氧化”。为了实现这一目标，在本发明的一个实施方案中，在600℃以下的低温度下，进行SiO2膜与Si层的界面的氧化。由于在600℃下氧化极为缓慢，因此，与能量稳定的Si-Si的氧化相比，可以优先且选择性地进行能量不稳定的界面态的氧化。
图5～图7(b)中示出了在600℃下的选择性氧化的验证结果。如上所述，一旦向界面附近的Si-Si键引入氧，则随着氧化的进行，形成了界面态，存在的深度相当于0.3nm以下(图5)。该界面态是一种有时会将Si释放出的弱界面结合态(Weakly binding interfacestate，以下称为WB)以及该WB连续或交替地形成，存在2次产生的Pb中心(图6)。两者之间具有二次方的关系，但由于WB与Si的悬空键相邻，因此，在O2到达的情况下，具有O2的解离吸附比Pb中心还要容易的特征。
利用该特征，观察在600℃下将界面氧化时的WB与Pb中心的变化。图7(a)示出在各种氧化条件下Pb中心密度与WB的绝对值，图7(b)示出在氧化前后的Pb中心密度与WB的相对值。当算出图7(b)的相对值时，以位于图7(a)的最右上方的点，即在850℃下形成的界面态最多的膜为基准(总体参数)，以位于左侧的点作为子数。首先，如果着眼于沿着图7(b)右侧的线的关系，可以看出，在用O2将Si氧化时，无论氧化条件如何，WB与Pb中心均存在一定的关系。这是由于，在温度高时，为了将氧引入Si-Si键而向其赋予足够的热，从而使Si-Si发生氧化。另一方面，如果着眼于沿着图7(b)左侧的线的关系，则可以看出，在600℃下将如此形成的SiO2膜与Si层的层叠结构氧化时，WB与Pb中心的关系被破坏。即，当在600℃下氧化时，与Si氧化的情况相比，WB的变化相对于Pb中心密度的变化较大。WB与WB连续形成而二次产生的Pb中心的关系被破坏，从而使WB的个数优先减少。这就表示，如果温度低于600℃，则会因为用于破坏Si-Si键所需的热量不足，导致Si的悬空键优先被氧化，即，与Si的悬空键相邻的WB优先被氧化。由此，在600℃下可以选择性地使SiO2膜与Si层的界面的悬空键氧化，这样既能抑制膜厚增加又能降低界面态密度。
此时的界面附近的模型图如图8所示。从图8可以看出，硅层与栅极绝缘膜之间的界面态以氧作为终端。与具有界面态的结构相比，该结构在能量上是稳定的。
需要注意的是，对已经形成的SiO2膜与Si层的层叠结构中的Si基板、非晶硅沟道、多晶硅沟道，在600℃以下进行氧化。即使将Si基板、非晶硅沟道、多晶硅沟道直接在600℃下氧化，也只能形成界面态密度高的SiO2膜与Si层的层叠结构。这是由于，因为温度低，使得由氧化引起的变形尚未得到缓和就进行氧化，结果，在SiO2膜与Si层的界面处产生较大的压缩变形，使得在界面上产生的缺陷增多的缘故。因此，本发明的一个特征在于，在600℃这样的低温下使存在于既存的SiO2膜与Si层的层叠结构的界面处的缺陷选择地成为氧化终端。
上述的实验是在Si层上形成SiO2膜，并从露出的SiO2膜侧对SiO2膜与Si层的界面进行了氧终端处理，但是在SiO2膜上形成Si层，并从露出的Si层侧对SiO2膜与Si层的界面进行氧终端处理，也能获得同样的效果。需要注意的是，这是在氧化温度为600℃以下的低温下进行的效果。如果是在高温下进行氧化，由于Si层本身的氧化优先进行，因此，难以从Si层侧对SiO2膜与Si层的界面进行氧终端处理。
进而，在Si层为多晶的情况下，通过从Si层侧引入氧，以其晶界的悬空键为末端的氢原子也可以被置换为氧原子。这也有助于迁移率的提高。这是因为，与氢原子相比，氧原子的电荷迁移小，所产生的光学声子小的缘故。
另外，由于上述的氧终端处理在600℃以下的低温下进行，由于某种理由，抑制了工艺温度的上限，对界面态密度高的层叠结构特别有效。作为这种层叠结构，可举出采用CVD、HTO、ALD等沉积法形成的绝缘膜和半导体层、或者采用沉积法形成的绝缘膜和采用沉积法形成的半导体层等。
以上举例说明了硅氧化膜与Si层的界面结构，当然，即使具有类似的结合态的硅酸氮化膜与Si层的界面结构，也可以期待同样的效果。进而，该效果是由存在于绝缘膜与半导体层的界面处的界面态引起的，但也可以是由其他氧化膜与半导体层的界面处的界面态引起的。重要的是，将半导体层氧化，在制作新的氧化层的温度、时间以内的条件下，使存在于界面处的缺陷成为氧终端。例如，绝缘膜可以是氮化膜，也可以是氧氮化膜。
其次，对于在Si层上形成的SiO2膜之上再形成介电常数比SiO2膜高的High-k膜(例如，HfSiO、HfSiON等)的情况进行了实验。
在沉积High-k膜之前，先考察对SiO2膜与Si层的界面的界面态进行氧终端的情况以及未进行氧终端而是与High-k膜一起沉积的情况的与迁移率有关的电场依存性，其结果示于图9。予以说明，沉积High-k膜后的工艺为双方(两者)均相同的工艺。从图9可以看出，通过在进行氧终端后来沉积High-k膜，可以抑制迁移率下降。这是因为，对SiO2膜与Si层的界面的界面态进行氧终端，而且只停留于1层的氧化，从而实现原子水平上的平坦的SiO2膜与Si层的界面。原子水平上的平坦的界面可以减少在SiO2膜与Si层的界面处的不稳定的结合状态、以及减少由此引起的晶格间Si，而且减少SiO2膜与Si层的接触面积。由此，可以抑制在沉积High-k膜最盛时期，在SiO2膜与Si层的界面处引起的下述反应
SiO2+Si→2SiO，
以及伴随该反应的SiO向High-k膜中的扩散。因此，Si向High-k膜中的扩散被抑制，结果，可以抑制由Si的扩散所引起的High-k膜的热稳定性劣化、由局部结晶化和晶界产生导致的绝缘性降低、由Si与High-k的并存产生的氧缺损、由它们引起的费米能级钉扎、远程库仑散射等导致的迁移率下降。因此可知，重要的是，在沉积High-k膜之前，降低SiO2膜与Si层的界面的界面态密度。
予以说明，此处以High-k膜为例进行说明，但即使是其他材料的膜，也可以期待同样的效果。即，当在具有氧化膜/半导体界面的层叠结构上形成不同种类材料的膜时，优选在形成不同种类材料的膜之前将氧引入界面。
予以说明，虽然在上述的工艺中，为了用氧将半导体层与绝缘膜的界面末端化(终端化)，使用的是O2气，但是，也可以将臭氧或自由基作为氧原子使用。
下面说明上述的氧终端工艺与以往的氢终端工艺的差异所引起的晶体管的迁移率的差异。图10(a)、10(b)示出了与迁移率有关的硅层17中的载流子浓度Ns依存性，图10(a)涉及使用氧终端工艺的晶体管，图10(b)涉及使用氢终端工艺的晶体管。由图10(b)可知，在氧终端的情况下，随着载流子浓度的减少，迁移率大致呈直线型增加，表现出与Si的一般行为基本相同的变化。与此相比，在氢终端的情况下，随着载流子浓度的减少，虽然迁移率增加，但仍比某些值低，而且迁移也减少。这暗示受到了来自Si-H的光学声子散射的影响。
(第1实施方案)
下面说明第1实施方案的半导体装置的制造方法。采用本实施方案的制造方法制造的半导体装置是MONOS型的非易失性存储器，它具有由包含掺杂的多晶硅等的控制栅电极与包含硅氧化膜等的层间绝缘膜多重层叠而成的层叠结构，并且具备多个存储单元。下面参照图11～图15，说明本实施方案的非易失性存储器的制造方法。
首先，形成由包含掺杂多晶硅等的控制栅电极11与包含硅氧化膜等的层间绝缘膜12多重层叠而成的层叠结构10(图11)。接着，使用例如干法蚀刻，在层叠结构10的中央部，沿层叠方向设置贯通孔13(图12)。
按照覆盖层叠结构10的贯通孔13的内壁的方式，形成包含高介电常数绝缘膜和/或硅氧化膜的电荷阻挡绝缘膜14。进而，按照覆盖该电荷阻挡绝缘膜14的内壁的方式，离散地形成含有Hf、Zr、W、Ti中的任一种和SiN、且内侧表面上具有凸起形状的电荷蓄积部15(图13)。予以说明，在图13中，电荷蓄积部15的截面为梯形形状，但截面也可以为圆形形状。另外，与电荷阻挡绝缘膜14的接触面虽然是离散的，但也可以是连续的。接着，按照覆盖该电荷蓄积部15的方式，形成包含硅氧化膜等的隧道绝缘膜16，再按照覆盖该隧道绝缘膜16的内壁的方式，形成多晶硅的沟道半导体层17(图13)。如上所述，由于在层叠结构10的贯通孔10内形成电荷阻挡绝缘膜14、电荷蓄积部15、隧道绝缘膜16以及沟道半导体层17的层叠膜，因此，贯通孔13的直径比形成层叠膜之前小。
其次，如图14所示，将温度保持在600℃以下，向气氛中引入O2，进行30分钟以上的热处理。氧在贯通孔13中扩散，将构成沟道半导体层17的硅层的表面氧化，这时氧就到达隧道绝缘膜16与硅层17的界面，将界面态氧化。予以说明，为了抑制界面态密度的增加，由该界面态的氧化引起的隧道绝缘膜16的膜厚的增加值如上所述，优选为0.3nm以下。
接着，如图15所示，形成用于构成芯体的SiN膜18，然后，形成选择入口、***电路等，从而完成器件。
予以说明，作为电荷阻挡绝缘膜14，也可以采用LPCVD(低压化学气相沉积)法，在600℃～800℃的高温下，用二氯硅烷和氧化亚氮形成硅氧化膜。另外，也可以将3DMAS(三[二甲氨基]硅烷)、BTBAS(二[三丁氨基]硅烷)、臭氧作为原料，在400℃～600℃的温区内，采用ALD(原子层沉积)法来形成硅氧化膜。另外，当形成氧化铝膜作为电荷阻挡绝缘膜14时，将三甲基铝和臭氧(或者水蒸汽)作为原料，在500℃～800℃的温区内采用MOCVD(金属有机化合物化学气相沉积)法、在200℃～400℃的温区内采用ALD法来进行。
另外，电荷蓄积部15通过形成约5nm以下的薄膜来形成。薄膜的形成既可以采用200℃～400℃的ALD法，也可以采用500℃～800℃的MOCVD法。当采用ALD法形成时，具有在薄膜区域内的膜厚控制性良好的特点、以及能够在孔的内壁上覆盖性良好地成膜等优点。作为Hf原料，可以使用TEMAH(四(乙基甲基酰氨基)铪)、TDEAH(四(二乙氨基)铪)、HTB(四叔丁醇铪)等有机源。也可以采用其他金属，效果也同样。另外，当用氧化物或氮化物形成电荷蓄积部15时，既可以在成膜时通入臭氧等来进行氧化，也可以在氧气气氛、氨气气氛等中进行退火来形成。
关于隧道绝缘膜16，虽然说明了采用硅氧化膜的情况，但也可以采用其他材料。例如，当使用ONO(氧化物-氮化物-氧化物)结构的隧道绝缘膜时，在上述硅氧化膜的形成过程中，可以采用ALD法、LPCVD法、等离子体氮化法来形成硅氮化膜。可以采用ALD法在300℃～500℃的温区内、采用LPCVD法在600℃～800℃的温区内，使用二氯硅烷和氨来进行成膜。对于ONO结构，可以期待能提高其写入和消除特性。另外，也可以采用通过将2个ONO结构进一步层叠而成的ONONO(氧化物-氮化物-氧化物-氮化物-氧化物)结构、将Si点层代替N层而***的OSO(氧化物-硅-氧化物)结构、OSOSO(氧化物-硅-氧化物-硅-氧化物)结构。对于ONONO结构、OSO结构、OSOSO结构，可以期待其写入和消除特性在ONO结构之上。这是由于，如图16(a)、16(b)所示，在电荷蓄积部一侧形成了能够辅助电子从蓄积层中释放的带状结构，除了能够注入空穴以外，还能够以电子释放的形式将其清除，由此可以谋求清除的高速化。
另外，沟道半导体层17可以通过沉积膜厚为20nm的非晶硅，然后在700℃以上的高温下退火使其结晶来形成。退火温度只要是使非晶硅实现结晶化的程度的温度即可。因此，沟道半导体层17中存在晶界。然后，隧道绝缘膜16与沟道半导体层17的界面发生氧化，为了使界面态密度降低，沟道半导体层17的层厚优选为20nm以下。
接着，参照图17～图19，对本实施方案制造的非易失性存储器的特性和比较例的非易失性存储器的特性进行说明。本实施方案的非易失性存储器具有硅层与隧道绝缘膜的界面态形成了氧终端的三维MONOS结构，与此相比，比较例的非易失性存储器具有氢终端的三维MONOS结构。予以说明，用于形成氧终端的温度为600℃，而用于形成氢终端的温度为450℃。
与比较例相比，以氧为界面态的终端的本实施方案，表示漏电流Id与栅电压Vg的关系的Id-Vg特性大幅度提高(图17)，同时，写入、消除性能大幅度改善(图18)。另外，如图19所示，耐久性提高，寿命超长。
这是因为：SiO2膜(隧道绝缘膜16)与Si层17的界面的界面态以氧为终端，且只停留在1层的氧化，实现了平坦的SiO2膜与Si层的界面，从而减少了SiO2膜与Si层的界面处的不稳定结合状态以及由此引起的晶格间Si，而且减少了SiO2膜与Si层的接触面积的缘故。
另外，由于是600℃以下的较低温度，使得沟道Si层的表面停留在只有若干原子层被氧化，因此对沟道层的厚度的影响极其轻微，不但不会使漏电流Id降低，相反使得由界面态降低引起的漏电流Id的提高效果增大，因此，迁移率大幅度上升。
另外，由于沟道的迁移率提高，而且写入时的电子增加和/或清除时的空穴增加，因此，写入·清除特性提高。
另外，通过使界面成为强的Si-O结合，可以抑制在以后的沉积芯体SiN膜18最盛时在SiO2膜与Si层的界面上引起的下述反应：
SiO2+Si→2SiO，
并抑制Si向隧道绝缘膜中的扩散，结果，还可以抑制由Si的扩散引起的隧道绝缘膜中产生的缺陷导致的可靠性下降。
这样，按如下所述进行氧终端处理：在极力抑制Si-Si键的氧化，可选择性地只氧化Si的悬空键或Si-H的弱氧化条件下，对SiO2膜与Si层的层叠结构进行热处理。特别是在本实施方案这样的BiCS结构中，越过沟道Si层17而使SiO2膜16与Si层17的界面成为氧终端。由于Si的悬空键和/或Si-H转变成Si-O，因此，迁移率和可靠性提高。
进而，在没有进行氧终端的以往的制造方法中，也不会出现在成为芯体的SiN层18的成膜工序中且在高温氢气气氛中发生的氢从Si-H中脱离而导致形成Si悬空键，因此，也可以抑制由后续工序导致的阈值电压的波动。总之，可以提高在隧道绝缘膜上形成的、以沉积Si为代表的载流子的导电层的迁移率和可靠性，从而对元件的低电压化、超寿命化做出贡献。
另外，越过Si层，对绝缘膜与Si层的界面进行氧化时，在Si层的表面上形成SiO2层。该SiO2层具有延缓O2扩散的效果。即，具有随着烧结时间的增加，SiO2膜与Si层的界面的增膜量减少的特征。这是由于降低了每单位处理时间的SiO2膜与Si层的界面的氧化量，因此具有抑制氧化导致的膜厚变动的效果，扩大了改善处理的时间的界限。而且，载流子之所以能流动，是因为在SiO2膜与Si层的界面上，在600℃下产生的Si层表面的氧化量很小，约1nm左右，因此，由Si层表面侧的氧化导致的Si膜厚的减少不会妨碍载流子的流动。
予以说明，在本实施方案中，用于氧终端处理的在600℃下的氧化时间为30分钟以上，但只要界面被氧终端化，比30分钟短也是可以的。另外，只要工艺上允许，也可以处理2小时以上，但长时间处理会降低制品的生产率，因此是不优选的。另外，只要能使界面氧化，温度比600℃低也可以，但由于在温度降低的同时，Si中的氧的扩散速度也大幅延缓，导致处理时间也延长。只要将处理时间控制在2小时以内，温度在500℃以上也是可以的。
如上述说明的，根据本实施方案，可以抑制由半导体层与绝缘膜的界面态密度增加引起的迁移率和可靠性的降低。
另外，采用本实施方案的制造方法制造的非易失性存储器，不仅可实现写入清除等存储器窗口的进一步扩大，而且可实现超寿命化，从而可以解决作为三维结构的缺点的界面特性劣化的问题。
(第2实施方案)
下面，说明第2实施方案的半导体装置的制造方法。采用本实施方案的制造方法制造的半导体装置具备薄膜晶体管(TFT)。该TFT具备：在SiO2等绝缘膜基板上形成的包含多晶硅或金属的栅电极、包含SiO2膜等的栅极绝缘膜、包含多晶硅或金属的源极端子、和漏极端子、以及包含多晶硅或非晶硅的沟道半导体层。参照图20(a)～图21(b)说明本实施方案的TFT的制造方法。
首先，对表面形成了SiO2膜31的Si基板(未图示)进行SH处理，除去SiO2膜31表面上吸附的杂质。接着，采用例如以硅烷(SiH4)作为原料气体的等离子体CVD法，在其上形成非晶硅。然后，采用400℃～450℃的热处理除去非晶硅中的氢，然后，例如采用XeC1准分子激光退火将非晶硅结晶化，形成多晶硅。接着，以4keV的加速电压、4×1015cm-2的掺杂量掺入P(磷)，在450℃～600℃下进行1小时退火，由此进行多晶硅中的磷的活化。然后，使多晶硅形成栅电极形状的图案，由此在SiO2膜31上形成多晶硅的栅电极32(图20(a))。
其次，如图20(b)所示，例如采用ALD法，在500℃下形成包含SiO2的栅极绝缘膜33，以使其覆盖栅电极32。接着，在栅极绝缘膜33上形成金属膜，例如Al膜，使该A1膜形成图案，由此在栅电极32的两侧的栅极绝缘膜33的正上方形成源极端子34和漏极端子35(图20(c))。
接着，使用例如SiH4，在整个表面上沉积非晶硅层，然后，照射准分子激光，将基板上的非晶硅层的局部加热熔融，使其结晶化，形成作为沟道半导体层的多晶硅层36(图21(a))。此时，多晶硅层36与栅极绝缘膜33之间的界面处产生界面态(用符号×表示)。
其次，在例如分压为10Torr的含有O2的氧化气氛中，将基板的温度设定在600℃以下，维持30分钟以上。由此，从多晶硅层36表面导入的氧原子扩散至多晶硅层36与栅极绝缘膜33之间的界面附近，从而使界面被氧终端化(图21(b))。
予以说明，与第1实施方案同样，为了使栅极绝缘膜33与沟道半导体层36的界面氧化、降低界面态密度，沟道半导体层17的层厚优选为20nm以下。另外，为了抑制界面态密度的增加，如上所述，该界面用氧进行终端化处理所导致的栅极绝缘膜33的膜厚增加优选为0.3nm以下。
过去，为了降低界面态、提高迁移率，需要1000℃的热处理。于是，为了能够进行1000℃的热处理，使用具有1000℃以上的耐热性的高价的石英基板作为基板。然而，如采用图16(b)、16(d)进行说明的，通过采用本实施方案的氧终端处理技术，可以实现迁移率的提高。因此，即使是不具有耐热性的廉价的玻璃基板(大概在600℃以下)，也能改善特性，结果可以大幅降低元件的单价。
另外，在本实施方案中，由于透过多晶硅层36而进行氧终端化，因此，在沟道半导体层36的表面形成1nm～2nm左右的氧化膜(表面氧化膜)，这在其后形成沉积的保护膜(例如SiN膜)时具有抑制NH3气侵入沟道的效果。一旦在沟道中混入氢基，这样就可能由于载流子的散射减弱而导致迁移率下降，因此可以通过氧终端化时的二次方效果(表面氧化)来抑制。进而，表面氧化膜还具有抑制氧的扩散速度的效果。即，由于表面氧化膜本身具有抑制栅极绝缘膜与半导体层的界面氧化的效果，因此使得相对于界面氧化量的时间的界限扩大，从而可以抑制由过氧化导致的迁移率的下降。
如上述所说明的那样，根据本实施方案，可以抑制由半导体层与绝缘膜的界面态密度增加而引起的迁移率和可靠性的下降。
如上述所说明的那样，根据本发明的各实施方案，可以在600℃以下向硅基板与栅极绝缘膜的界面导入氧，使其浸透界面，从而可以固着在界面态上。因此，带隙中的界面态降低，从而可以抑制由界面态产生的晶体管的阈值变动。另外，由于减少了载流子散射中的光学声子的生成，因此可以形成具有稳定的界面结构的绝缘膜，从而可以制造一种不会伴随元件电流驱动能力下降的可靠性高的半导体装置。
符号说明
10  层叠结构
11  控制栅电极
12  层间绝缘膜
13  贯通孔
14  电荷阻挡绝缘膜
15  电荷蓄积部
16  隧道绝缘膜
17  沟道半导体层
18  SiN膜
31  SiO2膜
32  栅电极
33  栅极绝缘膜
34  源极端子
35  漏极端子
36  沟道半导体层
权利要求书(按照条约第19条的修改)
1.半导体装置的制造方法，其特征在于，包括以下工序：
形成由控制栅电极和层间绝缘膜交替层叠而成的层叠结构的工序；
沿上述控制栅电极和上述层间绝缘膜的层叠方向形成贯通上述层叠结构的贯通孔的工序；
形成覆盖上述贯通孔的内侧表面的第1绝缘膜的工序；
形成覆盖上述第1绝缘膜的内侧表面的电荷蓄积部的工序；
形成覆盖上述电荷蓄积部的内侧表面的第2绝缘膜的工序；
形成覆盖上述第2绝缘膜的内侧表面的半导体层的工序；和
在含O2气体的气氛中、在600℃以下的温度下进行热处理，以使上述半导体层与上述第2绝缘膜的界面被上述O2气体氧化的工序。
2.权利要求1所述的半导体装置的制造方法，其特征在于，上述半导体层具有晶界。
3.权利要求1所述的半导体装置的制造方法，其特征在于，上述半导体层的层厚为20nm以下。
4.权利要求1所述的半导体装置的制造方法，其特征在于，上述氧化工序按照能使上述第2绝缘膜的膜厚增加为0.3nm以下的方式进行。
5.半导体装置的制造方法，其特征在于，包括以下工序：
在基板上沉积绝缘膜的工序；
在上述绝缘膜上形成半导体层的工序；和
在含O2气体的气氛中、在600℃以下的温度下进行热处理，以使上述半导体层与上述绝缘膜的界面被上述O2气体氧化的工序。
6.权利要求5所述的半导体装置的制造方法，其特征在于，上述半导体层具有晶界。
7.权利要求5所述的半导体装置的制造方法，其特征在于，上述半导体层的层厚为20nm以下。
8.权利要求5所述的半导体装置的制造方法，其特征在于，上述氧化处理按照能使由该氧化处理产生的上述绝缘膜的膜厚增加为0.3nm以下的方式进行。

Claims (8)

1.半导体装置的制造方法，其特征在于，包括以下工序：
形成由控制栅电极和层间绝缘膜交替层叠而成的层叠结构的工序；
沿上述控制栅电极和上述层间绝缘膜的层叠方向形成贯通上述层叠结构的贯通孔的工序；
形成覆盖上述贯通孔的内侧表面的第1绝缘膜的工序；
形成覆盖上述第1绝缘膜的内侧表面的电荷蓄积部的工序；
形成覆盖上述电荷蓄积部的内侧表面的第2绝缘膜的工序；
形成覆盖上述第2绝缘膜的内侧表面的半导体层的工序；和
在含氧气氛中、在600℃以下的温度下进行热处理，由此将上述半导体层与上述第2绝缘膜的界面氧化的工序。
2.权利要求1所述的半导体装置的制造方法，其特征在于，上述半导体层具有晶界。
3.权利要求1所述的半导体装置的制造方法，其特征在于，上述半导体层的层厚为20nm以下。
4.权利要求1所述的半导体装置的制造方法，其特征在于，上述氧化工序按照能使上述第2绝缘膜的膜厚增加为0.3nm以下的方式进行。
5.半导体装置的制造方法，其特征在于，包括以下工序：
在基板上沉积绝缘膜的工序；
在上述绝缘膜上形成半导体层的工序；和
在含氧气氛中、在600℃以下的温度下进行热处理，由此将上述半导体层与上述绝缘膜的界面氧化的工序。
6.权利要求5所述的半导体装置的制造方法，其特征在于，上述半导体层具有晶界。
7.权利要求5所述的半导体装置的制造方法，其特征在于，上述半导体层的层厚为20nm以下。
8.权利要求5所述的半导体装置的制造方法，其特征在于，上述氧化处理按照能使由该氧化处理产生的上述绝缘膜的膜厚增加为0.3nm以下的方式进行。
CN200980161479.4A 2009-09-17 2009-09-17 半导体装置的制造方法 Expired - Fee Related CN102498561B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/066284 WO2011033637A1 (ja) 2009-09-17 2009-09-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102498561A true CN102498561A (zh) 2012-06-13
CN102498561B CN102498561B (zh) 2014-12-10

Family

ID=43758263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980161479.4A Expired - Fee Related CN102498561B (zh) 2009-09-17 2009-09-17 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US8426302B2 (zh)
JP (1) JP5518880B2 (zh)
KR (1) KR101340098B1 (zh)
CN (1) CN102498561B (zh)
WO (1) WO2011033637A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226027A (zh) * 2015-09-06 2016-01-06 中国科学院微电子研究所 半导体器件及其制造方法
CN106663682A (zh) * 2014-06-23 2017-05-10 三星电子株式会社 制造半导体装置的方法
CN107845635A (zh) * 2017-10-31 2018-03-27 长江存储科技有限责任公司 一种存储结构及其形成方法
CN108630762A (zh) * 2017-03-16 2018-10-09 东芝存储器株式会社 半导体装置及其制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084715A (ja) 2011-10-07 2013-05-09 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2014007392A (ja) * 2012-05-31 2014-01-16 Toshiba Corp 不揮発性半導体記憶装置
US9018068B2 (en) * 2013-04-24 2015-04-28 Intermolecular, Inc. Nonvolatile resistive memory element with a silicon-based switching layer
US9252151B2 (en) 2013-07-08 2016-02-02 Sandisk Technologies Inc. Three dimensional NAND device with birds beak containing floating gates and method of making thereof
KR102293874B1 (ko) 2014-12-10 2021-08-25 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
JP6434862B2 (ja) * 2015-06-10 2018-12-05 東芝メモリ株式会社 半導体装置の製造方法
US9711530B1 (en) 2016-03-25 2017-07-18 Sandisk Technologies Llc Locally-trap-characteristic-enhanced charge trap layer for three-dimensional memory structures
US9812463B2 (en) 2016-03-25 2017-11-07 Sandisk Technologies Llc Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
KR102598723B1 (ko) 2016-05-04 2023-11-07 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102552461B1 (ko) 2016-11-01 2023-07-06 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US9991277B1 (en) 2016-11-28 2018-06-05 Sandisk Technologies Llc Three-dimensional memory device with discrete self-aligned charge storage elements and method of making thereof
JP2018148142A (ja) 2017-03-08 2018-09-20 東芝メモリ株式会社 半導体装置の製造方法
US9960180B1 (en) 2017-03-27 2018-05-01 Sandisk Technologies Llc Three-dimensional memory device with partially discrete charge storage regions and method of making thereof
KR102333439B1 (ko) * 2017-04-28 2021-12-03 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2019054068A (ja) * 2017-09-13 2019-04-04 東芝メモリ株式会社 半導体記憶装置及びその製造方法
WO2021138541A1 (en) * 2020-01-03 2021-07-08 Synopsys, Inc. Electro-thermal method to manufacture monocrystalline vertically oriented silicon channels for three-dimensional (3d) nand memories
JP2022014755A (ja) * 2020-07-07 2022-01-20 キオクシア株式会社 半導体装置およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713389A (zh) * 2004-06-23 2005-12-28 株式会社东芝 非易失性半导体存储器件及其制造方法
US20080305647A1 (en) * 2005-09-29 2008-12-11 Kabushiki Kaisha Toshiba Method for Manufacturing a Semiconductor Device
US20090146206A1 (en) * 2007-11-30 2009-06-11 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device and method of manufacturing the same
US20090173981A1 (en) * 2008-01-09 2009-07-09 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage device and method of manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR100378197B1 (ko) * 2001-04-10 2003-03-29 삼성전자주식회사 열적 산화에 의한 금속층의 표면 모폴로지 특성 열화방지법 및 그러한 금속층을 갖는 반도체 장치의 제조 방법
JP4006993B2 (ja) * 2001-12-17 2007-11-14 ソニー株式会社 薄膜トランジスタの製造方法，液晶表示装置の製造方法，エレクトロルミネッセンス表示装置の製造方法
KR100604672B1 (ko) * 2004-06-30 2006-07-31 주식회사 하이닉스반도체 하프늄질화막을 구비한 캐패시터 및 그 제조 방법
JP4729881B2 (ja) * 2004-08-04 2011-07-20 ソニー株式会社 薄膜半導体装置の製造方法および薄膜半導体装置
JP4309320B2 (ja) * 2004-09-13 2009-08-05 株式会社東芝 半導体装置及びその製造方法
JP2007242819A (ja) * 2006-03-07 2007-09-20 Seiko Epson Corp 半導体装置の製造方法、及び半導体製造装置
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP4420032B2 (ja) * 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
KR100864871B1 (ko) * 2007-05-29 2008-10-22 한국전자통신연구원 반도체 소자 제조방법
JP5443873B2 (ja) * 2008-07-28 2014-03-19 株式会社東芝 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713389A (zh) * 2004-06-23 2005-12-28 株式会社东芝 非易失性半导体存储器件及其制造方法
US20080305647A1 (en) * 2005-09-29 2008-12-11 Kabushiki Kaisha Toshiba Method for Manufacturing a Semiconductor Device
US20090146206A1 (en) * 2007-11-30 2009-06-11 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device and method of manufacturing the same
US20090173981A1 (en) * 2008-01-09 2009-07-09 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage device and method of manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663682A (zh) * 2014-06-23 2017-05-10 三星电子株式会社 制造半导体装置的方法
CN106663682B (zh) * 2014-06-23 2019-09-03 三星电子株式会社 制造半导体装置的方法
CN105226027A (zh) * 2015-09-06 2016-01-06 中国科学院微电子研究所 半导体器件及其制造方法
WO2017035959A1 (zh) * 2015-09-06 2017-03-09 中国科学院微电子研究所 半导体器件及其制造方法
CN105226027B (zh) * 2015-09-06 2019-03-15 中国科学院微电子研究所 半导体器件及其制造方法
US11056580B2 (en) 2015-09-06 2021-07-06 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device and manufacturing method thereof
CN108630762A (zh) * 2017-03-16 2018-10-09 东芝存储器株式会社 半导体装置及其制造方法
CN107845635A (zh) * 2017-10-31 2018-03-27 长江存储科技有限责任公司 一种存储结构及其形成方法

Also Published As

Publication number Publication date
CN102498561B (zh) 2014-12-10
WO2011033637A1 (ja) 2011-03-24
US20120142180A1 (en) 2012-06-07
KR20120040259A (ko) 2012-04-26
KR101340098B1 (ko) 2014-01-02
JP5518880B2 (ja) 2014-06-11
JPWO2011033637A1 (ja) 2013-02-07
US8426302B2 (en) 2013-04-23

Similar Documents

Publication Publication Date Title
CN102498561B (zh) 半导体装置的制造方法
US10593812B2 (en) Radical oxidation process for fabricating a nonvolatile charge trap memory device
US7718484B2 (en) Method of forming a dielectic film that contains silicon, oxygen and nitrogen and method of fabricating a semiconductor device that uses such a dielectric film
US8283261B2 (en) Radical oxidation process for fabricating a nonvolatile charge trap memory device
JP5032145B2 (ja) 半導体装置
US6949433B1 (en) Method of formation of semiconductor resistant to hot carrier injection stress
US7060594B2 (en) Memory device and method of manufacturing including deuterated oxynitride charge trapping structure
US6803275B1 (en) ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices
US20090057787A1 (en) Semiconductor device
JP4617574B2 (ja) 不揮発性半導体記憶装置およびその製造方法
TW201005929A (en) Mos semiconductor memory device and a method for manufacturing the same
WO2007032282A1 (ja) 電荷保持特性に優れた不揮発性半導体記憶素子およびその製造方法
US7507644B2 (en) Method of forming dielectric layer of flash memory device
CN101494172B (zh) 半导体装置及其制造方法
EP1610394A1 (en) Semiconductor device, process for producing the same and process for producing metal compound thin film
US9312271B2 (en) Non-volatile memory device and method for manufacturing same
CN101388416B (zh) 非易失性半导体存储装置及其制造方法
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
JPWO2005074037A1 (ja) 半導体装置の製造方法
KR20100123889A (ko) Ｍｏｓ형 반도체 메모리 장치의 제조 방법 및 플라즈마 ｃｖｄ 장치
US8525275B2 (en) Methods of forming non-volatile memory devices
US8759182B2 (en) Manufacturing method for semiconductor device
WO2008156215A1 (ja) Ｍｏｓ型半導体メモリ装置
KR100953023B1 (ko) 게이트 전극 형성 방법
US6709927B1 (en) Process for treating ONO dielectric film of a floating gate memory cell

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141210

Termination date: 20170917

CF01 Termination of patent right due to non-payment of annual fee