CN102097130B - Eeprom擦写方法和装置 - Google Patents

Eeprom擦写方法和装置 Download PDF

Info

Publication number
CN102097130B
CN102097130B CN200910188822.6A CN200910188822A CN102097130B CN 102097130 B CN102097130 B CN 102097130B CN 200910188822 A CN200910188822 A CN 200910188822A CN 102097130 B CN102097130 B CN 102097130B
Authority
CN
China
Prior art keywords
signal
erasable
eeprom
logical
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910188822.6A
Other languages
English (en)
Other versions
CN102097130A (zh
Inventor
邓锦辉
刘桂云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huimang Microelectronics Shenzhen Co ltd
Original Assignee
Fremont Micro Devices Shenzhen Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fremont Micro Devices Shenzhen Ltd filed Critical Fremont Micro Devices Shenzhen Ltd
Priority to CN200910188822.6A priority Critical patent/CN102097130B/zh
Publication of CN102097130A publication Critical patent/CN102097130A/zh
Application granted granted Critical
Publication of CN102097130B publication Critical patent/CN102097130B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明涉及一种EEPROM擦写方法,包括:S1、采用行选中信号(V1)控制电荷泵电路以实现行选中;S2、采用第一逻辑信号来控制高电平行选中信号(WL)以使所述高电平行选中信号(WL)至少具有逻辑1的电压进而提高击穿电压,所述第一逻辑信号=写信号(W)+读信号(R)&行选中信号(V1)。实施本发明的EEPROM擦写装置和方法,通过控制电荷泵电路的方式来实现行选中,使WL上的电压至少有逻辑“1“的电位来提高击穿电压。此外,还进一步通过在时钟上增加与行选中信号V1的与非逻辑,来控制时钟是否有效。

Description

EEPROM擦写方法和装置
技术领域
本发明涉及存储器电路设计领域,更具体地说,涉及一种EEPROM擦写方法和装置。
背景技术
电可擦除可编程只读存储器(EEPROM)用于存储数字信息的电路。EEPROM的浮栅器件结构如图1所示,其电路符号如图2所示。在控制栅上加高电压是进行擦除动作,控制栅和漏端的高电压差导致电子隧穿到浮栅上。这样导致器件的开启电压变高,在控制栅接零电位时,源漏端不导通,用于表示数字信号的“1”。在漏端上加高电压是进行写动作,漏端和控制栅的高电压差导致电子隧穿,这次是从浮栅到漏端。这样导致器件的开启电压变负,在控制栅接零电位时,源漏端导通,用于表示数字信号的“0”。
相应的擦写电路如图3所示,M1用于选择擦写的字节,M2控制是否擦写,M3是浮栅管,M4是隔离管,pump是电荷泵电路。V1是译码输出,高表示选中要擦写的行,反之则不选中。当V1为逻辑“1”时,经过M4管后,WL上的电压为高,电荷泵电路启动,WL上电压由逻辑高升至高电压,M1的栅电压为高电压,这样高电压V2(高于14V)才可以通过M1去到浮栅管的栅极,才可以进行擦写动作。当V1为“0”时,经过M4管后,WL上的电压为零,电荷泵电路不动,WL上电压保持逻辑“0”的电压,M1的栅电压为零,这样高电压V2才无法通过M1去到浮栅管的栅极,无法进行擦写动作。
图4示出了所述擦写电路中的电荷泵电路。在进行擦写时,如果只对一行进行操作,其它行的WL都是零。对于M5和M1处于栅是零,而漏端是高压的情况。对于这些高压管都会有击穿现象,既击穿电压向高压端移动如图5所示。主要问题在于初始几次的工作状态,击穿电压低和向衬底漏电流大,这样在存储容量大的EEPROM进行擦写时,初始几次会有很大的衬底漏电流,造成V2负载过重而无法维持擦写所需的高电压值。这样就会造成操作失败。而且器件在较长时间没有高压工作后,又会重新出现击穿现象。
另外,当WL为零时,电荷泵电路的时钟依然在动作,增加一定的功耗,同时M5管关闭,电荷泵会导致M5源端出现负电压,出现向衬底漏电的情况。
发明内容
本发明要解决的技术问题在于,针对现有技术的上述缺陷,提供一种EEPROM擦写方法,包括:
S1、采用行选中信号控制电荷泵电路以实现行选中;
S2、采用第一逻辑信号来控制高电平行选中信号以使所述高电平行选中信号至少具有逻辑1的电压进而提高击穿电压,所述第一逻辑信号=写信号+读信号&行选中信号。
在本发明所述的EEPROM擦写方法中,所述步骤S1中,采用第二逻辑信号来控制电荷泵电路的时钟信号有效,所述第二逻辑信号是时钟信号和行选中信号的逻辑与非信号。
在本发明所述的EEPROM擦写方法中,所述时钟信号包括反相非重叠时钟信号。
在本发明所述的EEPROM擦写方法中,所述方法进一步包括:
S3、将EEPROM分区成多个块,每个块内包括多个行,在将所述反相非重叠时钟信号送到块的过程中进行块的选择控制。
在本发明所述的EEPROM擦写方法中,在执行步骤S3时或之前,将所述反相非重叠时钟信号分成多层反相非重叠时钟信号。
在本发明所述的EEPROM擦写方法中,箝位电荷泵电路的供电电压。
本发明解决其技术问题采用的另一技术方案是,构造一种EEPROM擦写装置,包括用于选择擦写字节的第一MOS管、擦写电路、隔离管和电荷泵电路;其中,所述隔离管的漏极接收第一逻辑信号、栅极连接电源信号、源极输出高电平行选中信号到电荷泵电路、第一MOS管的栅极和擦写电路的第一信号输入端,所述第一逻辑信号=写信号+读信号&行选中信号;
所述电荷泵电路的时钟控制端接收第二逻辑信号,所述第二逻辑信号是时钟信号和行选中信号的逻辑与非信号;
所述第一MOS管的漏极连接到电荷泵电路的供电电压,源极连接所述擦写电路的第二信号输入端;
所述擦写电路的电源输入端连接到电源,接地端接地。
在本发明所述的EEPROM擦写装置中,所述擦写电路包括并联的多个擦写单元,每个擦写单元分别包括擦写控制管的和浮栅管;其中
所述擦写控制管的栅极接收高电平行选中信号,漏极连接电源,源极连接到所述浮栅管的漏极,
所述浮栅管的控制浮栅极连接到所述第一MOS管的源极,所述浮栅管的源极接地。
在本发明所述的EEPROM擦写装置中,所述擦写电路进一步包括第二MOS管,所述第二MOS管的漏极连接到电荷泵电路的供电电压,所述第二MOS管的栅极和源极连接到所述第一MOS管的栅极。
在本发明所述的EEPROM擦写装置中,所述EEPROM包括多个块,每个块内包括多个行,在将所述反相非重叠时钟信号送到块的过程中进行块的选择控制。
实施本发明的EEPROM擦写装置和方法,通过控制电荷泵电路的方式来实现行选中,使WL上的电压至少有逻辑“1“的电位来提高击穿电压。此外,还进一步通过在时钟上增加与行选中信号V1的与非逻辑,来控制时钟是否有效。防止了负电压的产生,减少漏电。还进一步使用了箝位器件,进而减小功耗和降低箝位电压。
附图说明
下面将结合附图及实施例对本发明作进一步说明,附图中:
图1是EEPROM的结构示意图;
图2是EEPROM的电路符号图;
图3是EEPROM的擦写电路的电路示意图;
图4是EEPROM的擦写电路中的电荷泵电路的电路示意图;
图5是EEPROM的擦写电路的击穿电压示意图;
图6是本发明的EEPROM的擦写方法的流程图;
图7是本发明的EEPROM的擦写装置的框图;
图8是本发明的EEPROM的擦写装置的电荷泵电路的电路示意图;
图9是本发明的EEPROM的擦写装置又一实施例的电路原理图;
图10是本发明的EEPROM的擦写装置的分块示意图;
图11的本发明的EEPROM的擦写装置的分层处理示意图。
具体实施方式
图6是本发明的EEPROM的擦写方法的流程图。如图6所示,在步骤S1中,采用行选中信号V1控制电荷泵电路以实现行选中。在本发明的一个实施例中,可采用第二逻辑信号来控制电荷泵电路的时钟信号有效,所述第二逻辑信号是时钟信号和行选中信号V1的逻辑与非信号。所述时钟信号包括反相非重叠时钟信号,即时钟信号CLK和时钟信号CLKB。
在步骤S2中,采用第一逻辑信号来控制高电平行选中信号WL以使所述高电平行选中信号WL至少具有逻辑1的电压进而提高击穿电压,所述第一逻辑信号=写信号W+读信号R&行选中信号V1。
在本发明的另一优选实施例中,还可箝位电荷泵电路的供电电压V2,进而减小功耗和降低箝位电压。
在本发明的一个优选实施例中,当EEPROM的容量增加时,增加的逻辑电路变得相当可观,可以对其进行分区控制来减少逻辑电路。也就是将EEPROM分区成多个块,每个块内包括多个行,在将所述反相非重叠时钟信号送到块的过程中进行块的选择控制。当块很多时,可以把块的选择控制分层进行控制,先把时钟分层处理,也就是将所述反相非重叠时钟信号分成多层反相非重叠时钟信号。
从上面的分析可知,本发明中的EEPROM擦写方法,利用MOS器件的击穿电压随栅增加的物理特性来减小电路初始状态的漏电问题,从而稳定EEPROM的擦写电压,保证操作成功。另外采用数字控制电荷泵的时钟,防止了负电压的产生,减少漏电。通过对EEPROM进行分块处理可以减少逻辑电路,降低成本。
图7是本发明的EEPROM的擦写装置的框图。如图7所示,本发明的EEPROM的擦写装置包括用于选择擦写字节的第一MOS管M1、擦写电路100、隔离管M4和电荷泵电路pump。所述隔离管M4的漏极接收第一逻辑信号、栅极连接电源信号VDD、源极输出高电平行选中信号WL到电荷泵电路、第一MOS管M1的栅极和擦写电路100的第一信号输入端,所述第一逻辑信号=写信号W+读信号R&行选中信号V1。所述电荷泵电路的时钟控制端接收第二逻辑信号,所述第二逻辑信号是时钟信号和行选中信号V1的逻辑与非信号;所述第一MOS管M1的漏极连接到电荷泵电路的供电电压V2,源极连接所述擦写电路100的第二信号输入端;所述擦写电路100的电源输入端连接到电源VDD,接地端接地。所述擦写电路100包括并联的多个擦写单元,每个擦写单元分别包括擦写控制管的M2和浮栅管M3;其中所述擦写控制管M2的栅极接收高电平行选中信号WL,漏极连接电源VDD,源极连接到所述浮栅管M3的漏极,所述浮栅管M3的控制浮栅极连接到所述第一MOS管M1的源极,所述浮栅管M3的源极接地。
采用了上述改用控制电荷泵电路的方式来实现行选中。使高电平行选中信号WL上的电压至少有逻辑“1“的电位来提高击穿电压。
图8是本发明的EEPROM的擦写装置的电荷泵电路的电路示意图。如图8所示,通过使用时钟信号和行选中信号V1的逻辑与非信号来控制时钟信号是否有效,防止了负电压的产生,减少漏电。所述时钟信号包括反相非重叠时钟信号,即时钟信号CLK和时钟信号CLKB。它们分别于行选中信号V1经与非门输入到电荷泵控制电路以对其进行控制。
通常读写不同时进行,那么读信号R可看做写信号W的反信号,逻辑“写信号W+读信号R&行选中信号V1”可以转换为逻辑“写信号W+行选中信号V1”。
图9是本发明的EEPROM的擦写装置又一实施例的电路原理图。如图9所示,当读写不同时进行,那么读信号R可看做写信号W的反信号,逻辑“写信号W+读信号R&行选中信号V1”可以转换为逻辑“写信号W+行选中信号V1”。因此,隔离管M4的漏极接收第一逻辑信号为写信号W+行选中信号V1。由于当高电平行选中信号WL上的电压很高时,会对MOS器件造成物理损伤。因此如图9所示,采用了第二MOS管M6进行箝位。所述第二MOS管M6的漏极连接到电荷泵电路的供电电压V2,所述第二MOS管M6的栅极和源极连接到第一MOS管M1的栅极。当电压比供电电压V2高一个阈值电压是就会使得供电电压V2漏电,可以减小供电电压V2上的功耗,又能限制供电电压V2的电压。
当EEPROM的容量增加时,增加的逻辑电路变得相当可观,可以对其进行分区控制来减少逻辑电路。以下把时钟信号CLK和时钟信号CLKB当做一个时钟信号CLK来描述,把EEPROM分区为块来处理,每块内可以有若干行。在时钟送到块的过程中进行块的选择控制,如图10所示。这样就不是每行都需要数字控制电荷泵,可以减少逻辑电路。当块很多时,可以把块的选择控制分层进行控制,先把时钟分层处理,如图11所示。
从上面的分析可知,本发明中的擦写装置,利用MOS器件的击穿电压随栅增加的物理特性来减小电路初始状态的漏电问题,从而稳定EEPROM的擦写电压,保证操作成功。数字控制电荷泵的时钟,防止了负电压的产生,减少漏电。通过对EEPROM进行分块处理可以减少逻辑电路,降低成本。
虽然本发明是通过具体实施例进行说明的,本领域技术人员应当明白,在不脱离本发明范围的情况下,还可以对本发明进行各种变换及等同替代。因此,本发明不局限于所公开的具体实施例,而应当包括落入本发明权利要求范围内的全部实施方式。

Claims (9)

1.一种EEPROM擦写方法,其特征在于,包括:
S1、采用行选中信号(V1)控制电荷泵电路以实现行选中;
S2、采用第一逻辑信号来控制高电平行选中信号(WL)以使所述高电平行选中信号(WL)至少具有逻辑1的电压进而提高击穿电压,所述第一逻辑信号=写信号(W)+读信号(R)&行选中信号(V1);
所述步骤S1中,采用第二逻辑信号来控制电荷泵电路的时钟信号有效,所述第二逻辑信号是时钟信号和行选中信号(V1)的逻辑与非信号。
2.根据权利要求1所述的EEPROM擦写方法,其特征在于,所述时钟信号包括反相非重叠时钟信号。
3.根据权利要求2所述的EEPROM擦写方法,其特征在于,所述方法进一步包括:
S3、将EEPROM分区成多个块,每个块内包括多个行,在将所述反相非重叠时钟信号送到块的过程中进行块的选择控制。
4.根据权利要求3所述的EEPROM擦写方法,其特征在于,在执行步骤S3时或之前,将所述反相非重叠时钟信号分成多层反相非重叠时钟信号。
5.根据权利要求1所述的EEPROM擦写方法,其特征在于,箝位电荷泵电路的供电电压(V2)。
6.一种EEPROM擦写装置,包括用于选择擦写字节的第一MOS管(M1)、擦写电路(100)、隔离管(M4)和电荷泵电路(pump);其特征在于,
所述隔离管(M4)的漏极接收第一逻辑信号、栅极连接电源信号(VDD)、源极输出高电平行选中信号(WL)到电荷泵电路、第一MOS管(M1)的栅极和擦写电路(100)的第一信号输入端,所述第一逻辑信号=写信号(W)+读信号(R)&行选中信号(V1);
所述电荷泵电路的时钟控制端接收第二逻辑信号,所述第二逻辑信号是时钟信号和行选中信号(V1)的逻辑与非信号;
所述第一MOS管(M1)的漏极连接到电荷泵电路的供电电压(V2),源极连接所述擦写电路(100)的第二信号输入端;
所述擦写电路(100)的电源输入端连接到电源(VDD),接地端接地。
7.根据权利要求6所述的EEPROM擦写装置,其特征在于,所述擦写电路(100)包括并联的多个擦写单元,每个擦写单元分别包括擦写控制管(M2)和浮栅管(M3);其中
所述擦写控制管(M2)的栅极接收高电平行选中信号(WL),漏极连接电源(VDD),源极连接到所述浮栅管(M3)的漏极,
所述浮栅管(M3)的控制浮栅极连接到所述第一MOS管(M1)的源极,所述浮栅管(M3)的源极接地。
8.根据权利要求6所述的EEPROM擦写装置,其特征在于,所述擦写电路(100)进一步包括第二MOS管(M6),所述第二MOS管(M6)的漏极连接到电荷泵电路的供电电压(V2),所述第二MOS管(M6)的栅极和源极连接到所述第一MOS管(M1)的栅极。
9.根据权利要求6所述的EEPROM擦写装置,其特征在于,所述时钟信号包括反相非重叠时钟信号,所述EEPROM包括多个块,每个块内包括多个行,在将所述反相非重叠时钟信号送到块的过程中进行块的选择控制。
CN200910188822.6A 2009-12-10 2009-12-10 Eeprom擦写方法和装置 Active CN102097130B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910188822.6A CN102097130B (zh) 2009-12-10 2009-12-10 Eeprom擦写方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910188822.6A CN102097130B (zh) 2009-12-10 2009-12-10 Eeprom擦写方法和装置

Publications (2)

Publication Number Publication Date
CN102097130A CN102097130A (zh) 2011-06-15
CN102097130B true CN102097130B (zh) 2014-03-05

Family

ID=44130184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910188822.6A Active CN102097130B (zh) 2009-12-10 2009-12-10 Eeprom擦写方法和装置

Country Status (1)

Country Link
CN (1) CN102097130B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1542858A (zh) * 1999-07-22 2004-11-03 ���ǵ�����ʽ���� 高密度“或非”型闪速存储装置和存储单元
CN101206923A (zh) * 2006-12-14 2008-06-25 三星电子株式会社 对多层单元编程的方法及包括该单元的非易失性存储器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1542858A (zh) * 1999-07-22 2004-11-03 ���ǵ�����ʽ���� 高密度“或非”型闪速存储装置和存储单元
CN101206923A (zh) * 2006-12-14 2008-06-25 三星电子株式会社 对多层单元编程的方法及包括该单元的非易失性存储器件

Also Published As

Publication number Publication date
CN102097130A (zh) 2011-06-15

Similar Documents

Publication Publication Date Title
CN101860356B (zh) 电压电平移位器、电压电平移位方法以及集成电路
CN102290981B (zh) 一种电荷泵电路和采用所述电荷泵电路的闪速存储器
CN107731261A (zh) 具有升压能力的微型反熔丝电路的内存***
CN101789266B (zh) 非易失性存储器的编程
CN102986029B (zh) 数据处理的方法、闪存及终端
CN103247334B (zh) 存储器及其列译码电路
CN205692571U (zh) 存储器读取电路
CN101986389B (zh) 闪存单元、闪存装置及其编程方法
CN103562999A (zh) 包含启用电路的装置及***
CN101847432A (zh) 存储器的供电结构
CN103824597A (zh) 存储器、存储单元的读取电路及读取方法
CN104883052A (zh) 提升电容电路以及电荷泵
CN111240578B (zh) 一种多比特存储装置以及电子设备
CN104091614A (zh) 电荷泵、电荷泵***及存储器
CN102097130B (zh) Eeprom擦写方法和装置
CN102624222A (zh) 电荷泵及电荷泵***
CN102237131B (zh) 一种降低存储器读干扰的电路及方法
CN110601528B (zh) 电荷泵及存储设备
CN102298967B (zh) 双分离栅快闪存储器阵列的行译码电路及其驱动方法
CN109102834B (zh) 用于闪存页编程的数据锁存电路、页数据锁存器及方法
CN103811060A (zh) Eeprom及其存储阵列
CN111696600B (zh) 磁性存储器
CN103106921A (zh) 用于行译码电路的电平位移器
CN102290095B (zh) 任意k值和8值dram的存储单元电路
CN105244059B (zh) 存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 518057, room 10, building 5-8, Changhong science and technology building, twelve South tech Road, Nanshan District Science Park, Shenzhen, Guangdong

Patentee after: Huimang Microelectronics (Shenzhen) Co.,Ltd.

Address before: 518057 Guangdong city of Shenzhen province science and Technology Park of Nanshan District high SSMEC building 4 floor

Patentee before: FREMONT MICRO DEVICES (SZ) Ltd.

CP03 Change of name, title or address