CN102074575B - Igbt器件结构及制备方法 - Google Patents

Igbt器件结构及制备方法 Download PDF

Info

Publication number
CN102074575B
CN102074575B CN 201010543790 CN201010543790A CN102074575B CN 102074575 B CN102074575 B CN 102074575B CN 201010543790 CN201010543790 CN 201010543790 CN 201010543790 A CN201010543790 A CN 201010543790A CN 102074575 B CN102074575 B CN 102074575B
Authority
CN
China
Prior art keywords
type
region
silicon
groove
trap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010543790
Other languages
English (en)
Other versions
CN102074575A (zh
Inventor
沈华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Star Semiconductor Co ltd
Original Assignee
STARPOWER SEMICONDUCTOR Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STARPOWER SEMICONDUCTOR Ltd filed Critical STARPOWER SEMICONDUCTOR Ltd
Priority to CN 201010543790 priority Critical patent/CN102074575B/zh
Publication of CN102074575A publication Critical patent/CN102074575A/zh
Application granted granted Critical
Publication of CN102074575B publication Critical patent/CN102074575B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

一种IGBT器件结构它包括在硅基板上有N型高电阻率区熔型或外延型硅衬底,在该硅衬底的器件有源区域引入比衬底浓度高的中等浓度N型掺杂区、P型深阱、N型外延硅层、MOS结构的栅区、在所述接近沟槽底部深度处通过对沟槽间的硅外延层进行P型掺杂并将杂质扩散以形成有P型MOS阱区;在发射区和多晶硅栅区域刻蚀出接触孔,并淀积金属,使金属和硅及多晶硅高掺杂区之间形成欧姆接触;一种如上所述的IGBT器件结构的制备方法,该制备方法包括以下步骤:高温扩散推进;退火激活等步骤。

Description

IGBT器件结构及制备方法
技术领域
本发明涉及的是一种具有高抗闩锁特性的沟槽型IGBT器件结构及制备方法,属于半导体制造工艺。
背景技术
沟槽型IGBT器件是一种先进的IGBT器件类型,它将MOS控制结构从硅表面移到垂直沟道内,并消除了平面型IGBT器件的寄生JFET效应,从而可以在达到相同的器件电流能力前提下,以相近的工艺成本来缩小器件面积,提高器件性价比。
然而,通常的沟槽型IGBT的抗闩锁特性通常较差,而且安全工作区(SOA)也较窄,原因是:如果像制造平面型器件那样在IGBT的P型发射区中央底部采用附加的P+深阱结构来防止寄生NPN管效应带来的闩锁,则突出的P+深阱很容易将周围掺杂浓度极低的N-衬底夹断,结果将增大寄生JFET管的串联电阻,这会抵消沟槽型器件相对于平面型器件的优势。
鉴于此,需要设计一种适用于沟槽型IGBT器件的P+深阱结构,使其既能抗闩锁和改善SOA,又能减小寄生JFET管的串联电阻。
发明内容
本发明的目的在于克服现有技术存在的不足,而提供了一种具有高抗闩锁特性的沟槽型IGBT器件结构及制备方法。
   本发明的目的是通过如下技术方案来完成的:一种IGBT器件结构, 它包括在硅基板上有N型高电阻率区熔型或外延型硅衬底,在该硅衬底的器件有源区域引入比衬底浓度高的中等浓度N型掺杂区、即N型深阱;在上述N型掺杂区间隔引入P型高掺杂埋层区域、即P型深阱;在所述硅基板上生长一定厚度的高电阻率N型外延硅层;在所述器件有源区刻蚀有深沟槽阵列作为MOS结构的栅区,沟槽位于N型深阱区域中央;在所述沟槽壁上生长有高质量的二氧化硅作为MOS栅,并在沟槽中淀积N型导电多晶硅作为填充和栅控制极;在所述接近沟槽底部深度处通过对沟槽间的硅外延层进行P型掺杂并将杂质扩散以形成有P型MOS阱区;在临近沟槽的P型MOS阱区上方形成有N型高掺杂源区,相邻N+源区间则形成与P型MOS阱区同型号的P+高浓度掺杂区,两个高掺杂区共同作为IGBT的发射区接触;在发射区和多晶硅栅区域刻蚀出接触孔,并淀积金属,使金属和硅及多晶硅高掺杂区之间形成欧姆接触。
所述的硅衬底的器件有源区域中引入的N型掺杂层、即N型阱的杂质为磷或砷,注入剂量在5e11/cm2至5e13/cm2之间,注入能量在25keV至1MeV之间;而在所述N型阱中间隔引入的高浓度P型掺杂区、即P+深阱的注入剂量在5e13/cm2至1e15/cm2之间,注入能量在30keV至1MeV之间。
    所述的N型阱和P+深阱上生长有与衬底掺杂类型相同的高电阻率N型外延硅层,掺杂杂质为磷、砷或锑,浓度在1e13/cm3至5e15/cm3之间,外延硅层厚度在3微米和10微米之间;或所述的N型阱或P+深阱通过在硅衬底或硅外延层中进行N型(磷)或P型(硼)杂质的高能量离子注入形成,注入能量在800KeV以上。
    所述的器件有源区包含由光刻和离子刻蚀工艺形成的沟槽阵列,沟槽位于N阱层中央,沟槽深度在3微米和10微米之间,可以小于或大于N阱深度;沟槽宽度在1微米和4微米之间;沟槽间形成有P型MOS阱区,该阱区掺杂浓度在1e16/cm3和5e17/cm3之间,其结深在3微米和10微米之间,P型MOS阱区在中央结深处和P+深阱区相连接;
     所述的在沟槽内壁生长有高质量的二氧化硅作为MOS栅,该二氧化硅层厚度在50纳米和200纳米之间;二氧化硅层内的沟槽中并淀积有导电多晶硅作为栅控制电极;在所述P型MOS阱区顶部靠近沟槽处形成有n+高掺杂区,掺杂杂质为磷或砷,掺杂浓度在1e19/cm3和2e20/cm3之间;n+源区之间形成P+型号的高掺杂区,掺杂浓度在1e19/cm3和2e20/cm3之间,并作为P型MOS阱区和P+深阱区的接触区;上述两个高掺杂区共同构成IGBT发射极的接触区。
    本发明在发射区和多晶硅栅区域上的隔离氧化层上刻蚀有接触孔,孔中淀积有金属并和表面的金属引出图形相连接,金属为铝、铝/硅合金或铝/硅/铜合金层,厚度在1微米和6微米之间,并通过加热合金化与发射区高掺杂硅及多晶硅栅形成欧姆接触,合金化温度在350℃至450℃之间。
   一种如上所述的IGBT器件结构的制备方法, 该制备方法包括以下步骤: 第一步,提供N型高电阻率区熔型或外延型硅衬底,利用N型离子注入在该硅衬底的器件有源区域引入比衬底浓度高的中等浓度N型掺杂区、即N型深阱,并进行高温扩散推进;第二步,利用光刻掩膜和硼离子注入在上述N型掺杂区间隔引入P型高掺杂埋层区域、即P型深阱,并退火激活;第三步,用外延方法在硅基板上生长一定厚度的高电阻率N型外延硅层;第四步,利用光刻和刻蚀工艺在器件有源区刻蚀深沟槽阵列作为MOS结构的栅区,沟槽位于N型深阱区域中央;第五步,利用高温氧化工艺在沟槽壁上生长高质量的二氧化硅作为MOS栅,并在沟槽中淀积N型导电多晶硅作为填充和栅控制极;第六步,通过硼离子注入对沟槽间的硅外延层进行P型掺杂,并用高温方法将杂质扩散至接近沟槽底部深度处,形成P型MOS阱区;第七步,利用光刻和离子注入方法在临近沟槽的P型MOS阱区上方形成N型高掺杂源区,相邻N+源区间则形成与P型MOS阱区同型号的P+高浓度掺杂区,两个高掺杂区共同作为IGBT的发射区接触;第八步,淀积氧化隔离层,利用光刻掩膜在发射区和多晶硅栅区域刻蚀出接触孔,淀积金属并完成金属图形刻蚀,加热合金化,使金属和硅及多晶硅高掺杂区之间形成欧姆接触;第九步,进行保护层淀积和引线孔开孔,从而完成正面结构工艺;第十步,进行背面减薄、腐蚀、背面离子注入和退火激活,并做好背金。
    本发明通过N型离子注入在衬底中,即器件有源区域引入N型掺杂层、即N型阱,杂质通常为磷或砷,注入剂量在5e11/cm2至5e13/cm2之间,注入能量在25keV至1MeV之间;通过光刻掩膜和硼离子注入在N型阱中间隔引入高浓度的P型掺杂区、即P+深阱,P+深阱的注入剂量在5e13/cm2至1e15/cm2之间,注入能量在30keV至1MeV之间。
    所述的N型阱和P+深阱上用外延方法生长了与衬底掺杂类型相同的高电阻率N型外延硅层,掺杂杂质通常为磷、砷或锑,浓度在1e13/cm3至5e15/cm3之间,外延硅层厚度在3微米和10微米之间;所述的N型阱或P+深阱也可以通过在硅衬底或硅外延层中进行N型(磷)或P型(硼)杂质的高能量离子注入形成,注入能量在800KeV以上。
    所述的器件有源区包含由光刻和离子刻蚀工艺形成的沟槽阵列,沟槽位于N阱层中央,沟槽深度在3微米和10微米之间,可以小于或大于N阱深度;沟槽宽度在1微米和4微米之间;通过离子注入硼对沟槽间的N型硅进行P型掺杂,并通过随后的高温扩散在沟槽间形成P型MOS阱区,该阱区掺杂浓度在1e16/cm3和5e17/cm3之间,其结深在3微米和10微米之间,P型MOS阱区在中央结深处和P+深阱区相连接。
    本发明在沟槽内壁通过热氧化方法生长高质量的二氧化硅作为MOS栅,该二氧化硅层厚度在50纳米和200纳米之间;二氧化硅层内的沟槽中并淀积有导电多晶硅作为栅控制电极。在所述P型MOS阱区顶部靠近沟槽处通过光刻和离子注入方法形成n+高掺杂区,掺杂杂质可以为磷或砷,掺杂浓度在1e19/cm3和2e20/cm3之间,这作为MOS结构的源区;n+源区之间则由离子注入硼形成P+型号的高掺杂区,掺杂浓度在1e19/cm3和2e20/cm3之间,这作为P型MOS阱区和P+深阱区的接触区;上述两个高掺杂区共同构成IGBT发射极的接触区。
    本发明利用光刻掩膜在发射区和多晶硅栅区域上的隔离氧化层上刻蚀出接触孔,孔中淀积金属并和表面的金属引出图形相连接,金属可以为铝、铝/硅合金或铝/硅/铜合金层等,厚度在1微米和6微米之间,并通过加热合金化与发射区高掺杂硅及多晶硅栅形成欧姆接触,合金化温度在350℃至450℃之间。
所述金属层上淀积有保护层并利用光刻掩膜开出引线孔,从而完成该沟槽型IGBT器件的正面结构工艺;所述的器件需要进行背面减薄、腐蚀、背面离子注入掺杂和退火激活,并制备背金。
    本发明提供了一种制作高抗闩锁特性的沟槽型IGBT器件工艺技术以及一种由该方法获得的带P+深阱的沟槽型IGBT器件结构,它与与现有技术相比较,具有以下优点:它利用埋层外延或高能量离子注入的技术方法,在常见的沟槽IGBT器件的发射区底部区域中央形成较高掺杂浓度的P型深阱,P型深阱两侧形成中掺杂浓度的N型阱。其中,P型深阱能有效减小沟槽形IGBT器件中寄生NPN管的基区串联电阻和放大倍数,从而抑制可能出现的闩锁效应;P型深阱两侧的N型阱具有高于衬底的掺杂浓度,可以减小P型深阱与沟槽间的寄生结型场效应管(JFET)串联电阻; 从而达到提高器件抗闩锁能力和改进SOA,并同时改善器件电流能力的效果。
附图说明
图1为本发明外延前形成埋层的示意图;
图2为本发明外延后形成沟槽MOS结构的示意图;
图3为本发明在沟槽间注入硼并高温推进形成P型MOS阱的示意图;
 图4为本发明通过光刻和离子注入形成N+ MOS源区的示意图;
 图5为本发明通过光刻和离子注入形成P+ 发射区接触的示意图;
  图6为本发明形成正面接触孔和金属引线后的结构示意图;
 图7为本发明形成背面结和背面金属化后的结构示意图。
具体实施方式
    下面结合附图详细说明本发明的具体实施方式。本发明所述的具有高抗闩锁特性的沟槽型IGBT器件结构, 它包括在硅基板上有N型高电阻率区熔型或外延型硅衬底,在该硅衬底的器件有源区域引入比衬底浓度高的中等浓度N型掺杂区、即N型深阱;在上述N型掺杂区间隔引入P型高掺杂埋层区域、即P型深阱;在所述硅基板上生长一定厚度的高电阻率N型外延硅层;在所述器件有源区刻蚀有深沟槽阵列作为MOS结构的栅区,沟槽位于N型深阱区域中央;在所述沟槽壁上生长有高质量的二氧化硅作为MOS栅,并在沟槽中淀积N型导电多晶硅作为填充和栅控制极;在所述接近沟槽底部深度处通过对沟槽间的硅外延层进行P型掺杂并将杂质扩散以形成有P型MOS阱区;在临近沟槽的P型MOS阱区上方形成有N型高掺杂源区,相邻N+源区间则形成与P型MOS阱区同型号的P+高浓度掺杂区,两个高掺杂区共同作为IGBT的发射区接触;在发射区和多晶硅栅区域刻蚀出接触孔,并淀积金属,使金属和硅及多晶硅高掺杂区之间形成欧姆接触。
    所述的硅衬底的器件有源区域中引入的N型掺杂层、即N型阱的杂质为磷或砷,注入剂量在5e11/cm2至5e13/cm2之间,注入能量在25keV至1MeV之间;而在所述N型阱中间隔引入的高浓度P型掺杂区、即P+深阱的注入剂量在5e13/cm2至1e15/cm2之间,注入能量在30keV至1MeV之间。
    所述的N型阱和P+深阱上生长有与衬底掺杂类型相同的高电阻率N型外延硅层,掺杂杂质为磷、砷或锑,浓度在1e13/cm3至5e15/cm3之间,外延硅层厚度在3微米和10微米之间;或所述的N型阱或P+深阱通过在硅衬底或硅外延层中进行N型(磷)或P型(硼)杂质的高能量离子注入形成,注入能量在800KeV以上。
    所述的器件有源区包含由光刻和离子刻蚀工艺形成的沟槽阵列,沟槽位于N阱层中央,沟槽深度在3微米和10微米之间,可以小于或大于N阱深度;沟槽宽度在1微米和4微米之间;沟槽间形成有P型MOS阱区,该阱区掺杂浓度在1e16/cm3和5e17/cm3之间,其结深在3微米和10微米之间,P型MOS阱区在中央结深处和P+深阱区相连接。
    所述的在沟槽内壁生长有高质量的二氧化硅作为MOS栅,该二氧化硅层厚度在50纳米和200纳米之间;二氧化硅层内的沟槽中并淀积有导电多晶硅作为栅控制电极;在所述P型MOS阱区顶部靠近沟槽处形成有n+高掺杂区,掺杂杂质为磷或砷,掺杂浓度在1e19/cm3和2e20/cm3之间;n+源区之间形成P+型号的高掺杂区,掺杂浓度在1e19/cm3和2e20/cm3之间,并作为P型MOS阱区和P+深阱区的接触区;上述两个高掺杂区共同构成IGBT发射极的接触区。
    本发明在发射区和多晶硅栅区域上的隔离氧化层上刻蚀有接触孔,孔中淀积有金属并和表面的金属引出图形相连接,金属为铝、铝/硅合金或铝/硅/铜合金层,厚度在1微米和6微米之间,并通过加热合金化与发射区高掺杂硅及多晶硅栅形成欧姆接触,合金化温度在350℃至450℃之间。
    本发明所述的一种如上所述具有高抗闩锁特性的沟槽型IGBT器件结构的制备方法,该制备方法包括以下步骤:第一步,提供高阻N型硅衬底,利用N型离子注入在该硅衬底的器件有源区域引入比衬底浓度高的中等浓度N型掺杂区(作为N型阱),并进行高温扩散推进;第二步,利用光刻掩膜和硼离子注入在上述N型阱中间隔引入较高掺杂的P型区作为P型深阱,并退火激活;第三步,用外延方法在硅基板上生长一定厚度的高电阻率N型外延硅层;第四步,利用光刻和刻蚀工艺在器件有源区刻蚀深沟槽阵列作为MOS结构的栅区,沟槽位于N型阱区中央;第五步,利用高温氧化工艺在沟槽壁上生长高质量的二氧化硅作为MOS栅,并在沟槽中淀积N型导电多晶硅作为填充和栅控制极;第六步,通过离子注入对沟槽间的硅外延层进行P型掺杂,并用高温方法将杂质扩散,形成P型MOS阱区,该阱的底部中央区域和高浓度的P型深阱相接;第七步,利用光刻和离子注入方法在临近沟槽的MOS阱区上方形成MOS结构的N型高掺杂源区,相邻N+源区间则形成与阱区同型号的P型高浓度掺杂区,两个高掺杂区共同作为IGBT发射极的接触区;第八步,淀积氧化隔离层,利用光刻掩膜在发射区和多晶硅栅区域刻蚀出接触孔,淀积金属并完成金属图形刻蚀,加热合金与IGBT发射极接触区及多晶硅栅控制极形成欧姆接触;第九步,进行保护层淀积和引线孔开孔;第十步,进行背面减薄、腐蚀和背面结制备,并做好背金。
本发明另提供一种利用上述制备方法获得的带P+深阱的高抗闩锁沟槽型IGBT器件结构,该结构包括:在常见的沟槽IGBT器件的发射区底部区域中央形成较高掺杂浓度的P型深阱,P型深阱两侧形成中掺杂浓度的N型阱;其中,P型深阱具有较高掺杂浓度并向表面方向扩散形成掺杂梯度,能有效降低沟槽形IGBT器件中寄生NPN管的基区串联电阻和放大倍数,从而抑制可能出现的闩锁效应;P型深阱两侧的N型阱具有高于衬底的掺杂浓度,可以减小P型深阱与沟槽间的寄生结型场效应管(JFET)串联电阻。
作为本发明的一种改进,N深阱可以通过对硅衬底或外延层进行800KeV以上高能量N型离子注入(如磷离子)和高温扩散获得,也可通过提高外延硅层中的N型掺杂浓度直接形成。
作为本发明的另一种改进,P型深阱可以通过对硅衬底或外延层进行800KeV以上高能量P型离子注入(如硼离子)和高温扩散获得。
作为本发明的一种改进,当N深阱和P型深阱均采用高能量离子注入获得时,第三步外延工艺步骤可以省略。
作为本发明的另一种改进,最终结构中刻槽深度可以小于或大于N阱深度。
作为本发明的另一种改进,最终结构中P+深阱外扩至栅氧化层周围的浓度可以略高于、略低于或远低于P型MOS阱浓度。
实施例:请参图1,本发明一种带P+深阱的高抗闩锁沟槽型IGBT器件的制造方法的第一步骤和第二步骤,在N型高电阻率区熔型或外延型硅衬底01上,利用N型离子注入在该硅衬底的器件有源区域引入比衬底浓度高的中等浓度N型掺杂区,杂质通常为磷或砷,注入剂量在5e11/cm2至5e13/cm2之间,注入能量在25keV至1MeV之间;而后进行高温扩散推进形成N型深阱10;利用光刻掩膜和硼离子注入在上述N型掺杂区中间隔引入P型高掺杂埋层区域,硼离子注入剂量在5e13/cm2至1e15/cm2之间,注入能量在30keV至1MeV之间,并退火激活形成P型深阱20;N型阱10或P+深阱20结构也可以通过在硅衬底或硅外延层中进行N型(磷)或P型(硼)杂质的高能量离子注入形成,注入能量在800KeV以上。
请参图2,本发明一种带P+深阱的高抗闩锁沟槽型IGBT器件的制造方法的第三步骤、第四步骤和第五步骤,用外延方法在硅基板上生长一定厚度的高电阻率N型外延硅层25,掺杂杂质通常为磷、砷或锑,浓度在1e13/cm3至5e15/cm3之间,外延硅层厚度在3微米和10微米之间;利用光刻和刻蚀工艺在器件有源区刻蚀深沟槽阵列作为MOS结构的栅区,沟槽位于N型深阱区域中央,沟槽深度在3微米和10微米之间,可以小于或大于N阱深度;沟槽宽度在1微米和4微米之间;利用高温氧化工艺在沟槽壁上生长高质量的二氧化硅作为MOS栅30,栅氧层厚度在50nm和200nm之间,并在沟槽中淀积N型导电多晶硅作为填充和栅控制极40。
请参图3,本发明一种带P+深阱的高抗闩锁沟槽型IGBT器件的制造方法的第六步骤,通过硼离子注入对沟槽间的硅外延层进行P型掺杂,并通过随后的高温扩散在沟槽间形成P型MOS阱区50,该阱区掺杂浓度在1e16/cm3和5e17/cm3之间,其结深在3微米和10微米之间,P型MOS阱区在中央结深处和P+深阱区相连接。
请参图4和图5,本发明一种带P+深阱的高抗闩锁沟槽型IGBT器件的制造方法的第七步骤,利用光刻和离子注入方法在临近沟槽的P型MOS阱区上方形成N型高掺杂源区60,掺杂杂质可以为磷或砷,掺杂浓度在1e19/cm3和2e20/cm3之间;相邻N+源区间则由离子注入硼形成P+型号的高掺杂区70,掺杂浓度在1e19/cm3和2e20/cm3之间,上述两个高掺杂区共同构成IGBT发射极的接触区。
请参图6,本发明一种带P+深阱的高抗闩锁沟槽型IGBT器件的制造方法的第八步骤和第九步骤,淀积氧化隔离层80,利用光刻掩膜在发射区和多晶硅栅区域上的隔离氧化层上刻蚀出接触孔,孔中淀积金属(90)并和表面的金属引出图形相连接,金属可以为铝、铝/硅合金或铝/硅/铜合金层等,厚度在1微米和6微米之间,并通过加热合金化与发射区高掺杂硅及多晶硅栅形成欧姆接触,合金化温度在350℃至450℃之间;进行保护层淀积和引线孔开孔,从而完成正面结构工艺。
请参图7,本发明一种带P+深阱的高抗闩锁沟槽型IGBT器件的制造方法的第十步骤,进行背面减薄、腐蚀、背面离子注入和退火激活,形成背面P型层95,并做好背金98。
    利用本发明所提供的一种带P+深阱的高抗闩锁沟槽型IGBT器件的制造方法所获得的结构,包括:沟槽IGBT器件的发射区底部中央区域植入的掺杂浓度较高的P型深阱,以及P型深阱两侧形成的中掺杂浓度的N型阱。
以上所述仅为本发明的较佳结构和实施方式,本发明的保护范围并不以上述结构和实施方式为限,但凡本领域普通技术人员根据本发明所揭示内容所作的结构和方法的等效修饰或变化,皆应纳入权利要求书中记载的保护范围内。

Claims (1)

1.一种IGBT器件结构, 其特征在于它包括在硅基板上有N型高电阻率区熔型或外延型硅衬底,在该硅衬底的器件有源区域引入比衬底浓度高的中等浓度N型掺杂区、即N型深阱;在上述N型掺杂区间隔引入P型高掺杂埋层区域、即P型深阱;在所述硅基板上生长一定厚度的高电阻率N型外延硅层;在所述器件有源区刻蚀有深沟槽阵列作为MOS结构的栅区,沟槽位于N型深阱区域中央;在所述沟槽壁上生长有高质量的二氧化硅作为MOS栅,并在沟槽中淀积N型导电多晶硅作为填充和栅控制极;在接近沟槽底部深度处通过对沟槽间的硅外延层进行P型掺杂并将杂质扩散以形成有P型MOS阱区;在临近沟槽的P型MOS阱区上方形成有N型高掺杂源区,相邻N型高掺杂源区间则形成与P型MOS阱区同型号的P+高浓度掺杂区,两个高掺杂区共同作为IGBT的发射区接触;在发射区和多晶硅栅区域刻蚀出接触孔,并淀积金属,使金属和硅及多晶硅高掺杂区之间形成欧姆接触;
    所述的硅衬底的器件有源区域中引入的N型掺杂层、即N型阱的杂质为磷或砷,注入剂量在5e11/cm2至5e13/cm2之间,注入能量在25keV至1MeV之间;而在所述N型阱中间隔引入的高浓度P型掺杂区、即P+深阱的注入剂量在5e13/cm2至1e15/cm2之间,注入能量在30keV至1MeV之间;
    所述的N型阱和P+深阱上生长有与衬底掺杂类型相同的高电阻率N型外延硅层,掺杂杂质为磷、砷或锑,浓度在1e13/cm3至5e15/cm3之间,外延硅层厚度在3微米和10微米之间;或所述的N型阱或P+深阱通过在硅衬底或硅外延层中进行N型或P型杂质的高能量离子注入形成,注入能量在800KeV以上。
    2. 根据权利要求1所述的IGBT器件结构,其特征在于所述的器件有源区包含由光刻和离子刻蚀工艺形成的沟槽阵列,沟槽位于N阱层中央,沟槽深度在3微米和10微米之间,为小于或大于N阱深度;沟槽宽度在1微米和4微米之间;沟槽间形成有P型MOS阱区,该阱区掺杂浓度在1e16/cm3和5e17/cm3之间,其结深在3微米和10微米之间,P型MOS阱区在中央结深处和P+深阱区相连接。
    3. 根据权利要求1或2所述的IGBT器件结构,其特征还在于所述的在沟槽内壁生长有高质量的二氧化硅作为MOS栅,该二氧化硅层厚度在50纳米和200纳米之间;二氧化硅层内的沟槽中并淀积有导电多晶硅作为栅控制电极;在所述P型MOS阱区顶部靠近沟槽处形成有n+高掺杂区,掺杂杂质为磷或砷,掺杂浓度在1e19/cm3和2e20/cm3之间;n+源区之间形成P+型号的高掺杂区,掺杂浓度在1e19/cm3和2e20/cm3之间,并作为P型MOS阱区和P+深阱区的接触区;上述两个高掺杂区共同构成IGBT发射极的接触区。
    4. 根据权利要求1所述的IGBT器件结构,其特征在于在发射区和多晶硅栅区域上的隔离氧化层上刻蚀有接触孔,孔中淀积有金属并和表面的金属引出图形相连接,金属为铝、铝/硅合金或铝/硅/铜合金层,厚度在1微米和6微米之间,并通过加热合金化与发射区高掺杂硅及多晶硅栅形成欧姆接触,合金化温度在350℃至450℃之间。
    5. 一种IGBT器件结构的制备方法, 其特征在于该制备方法包括以下步骤: 
第一步,提供N型高电阻率区熔型或外延型硅衬底,利用N型离子注入在该硅衬底的器件有源区域引入比衬底浓度高的中等浓度N型掺杂区、即N型深阱,并进行高温扩散推进;
第二步,利用光刻掩膜和硼离子注入在上述N型掺杂区间隔引入P型高掺杂埋层区域、即P型深阱,并退火激活;
第三步,用外延方法在硅基板上生长一定厚度的高电阻率N型外延硅层;
第四步,利用光刻和刻蚀工艺在器件有源区刻蚀深沟槽阵列作为MOS结构的栅区,沟槽位于N型深阱区域中央;
第五步,利用高温氧化工艺在沟槽壁上生长高质量的二氧化硅作为MOS栅,并在沟槽中淀积N型导电多晶硅作为填充和栅控制极;
第六步,通过硼离子注入对沟槽间的硅外延层进行P型掺杂,并用高温方法将杂质扩散至接近沟槽底部深度处,形成P型MOS阱区;
第七步,利用光刻和离子注入方法在临近沟槽的P型MOS阱区上方形成N型高掺杂源区,相邻N型高掺杂源区间则形成与P型MOS阱区同型号的P+高浓度掺杂区,两个高掺杂区共同作为IGBT的发射区接触;
第八步,淀积氧化隔离层,利用光刻掩膜在发射区和多晶硅栅区域刻蚀出接触孔,淀积金属并完成金属图形刻蚀,加热合金化,使金属和硅及多晶硅高掺杂区之间形成欧姆接触;
第九步,进行保护层淀积和引线孔开孔,从而完成正面结构工艺;
第十步,进行背面减薄、腐蚀、背面离子注入和退火激活,并做好背金。
    6. 根据权利要求5所述的IGBT器件结构的制备方法, 其特征在于通过N型离子注入在衬底中,即器件有源区域引入N型掺杂层、即N型阱,杂质通常为磷或砷,注入剂量在5e11/cm2至5e13/cm2之间,注入能量在25keV至1MeV之间;通过光刻掩膜和硼离子注入在N型阱中间隔引入高浓度的P型掺杂区、即P+深阱,P+深阱的注入剂量在5e13/cm2至1e15/cm2之间,注入能量在30keV至1MeV之间。
    7. 根据权利要求5或6所述的IGBT器件结构的制备方法, 其特征在于所述的N型阱和P+深阱上用外延方法生长了与衬底掺杂类型相同的高电阻率N型外延硅层,掺杂杂质通常为磷、砷或锑,浓度在1e13/cm3至5e15/cm3之间,外延硅层厚度在3微米和10微米之间;所述的N型阱或P+深阱通过在硅衬底或硅外延层中进行N型或P型杂质的高能量离子注入形成,注入能量在800KeV以上。
    8. 根据权利要求5所述的IGBT器件结构的制备方法, 其特征在于所述的器件有源区包含由光刻和离子刻蚀工艺形成的沟槽阵列,沟槽位于N阱层中央,沟槽深度在3微米和10微米之间,为小于或大于N阱深度;沟槽宽度在1微米和4微米之间;通过离子注入硼对沟槽间的N型硅进行P型掺杂,并通过随后的高温扩散在沟槽间形成P型MOS阱区,该阱区掺杂浓度在1e16/cm3和5e17/cm3之间,其结深在3微米和10微米之间,P型MOS阱区在中央结深处和P+深阱区相连接。
    9. 根据权利要求5或8所述的IGBT器件结构的制备方法, 其特征在于在沟槽内壁通过热氧化方法生长高质量的二氧化硅作为MOS栅,该二氧化硅层厚度在50纳米和200纳米之间;二氧化硅层内的沟槽中并淀积有导电多晶硅作为栅控制电极;在所述P型MOS阱区顶部靠近沟槽处通过光刻和离子注入方法形成n+高掺杂区,掺杂杂质为磷或砷,掺杂浓度在1e19/cm3和2e20/cm3之间,这作为MOS结构的源区;n+源区之间则由离子注入硼形成P+型号的高掺杂区,掺杂浓度在1e19/cm3和2e20/cm3之间,这作为P型MOS阱区和P+深阱区的接触区;上述两个高掺杂区共同构成IGBT发射极的接触区。
    10. 根据权利要求5所述的IGBT器件结构的制备方法, 其特征在于利用光刻掩膜在发射区和多晶硅栅区域上的隔离氧化层上刻蚀出接触孔,孔中淀积金属并和表面的金属引出图形相连接,金属为铝、铝/硅合金或铝/硅/铜合金层,厚度在1微米和6微米之间,并通过加热合金化与发射区高掺杂硅及多晶硅栅形成欧姆接触,合金化温度在350℃至450℃之间。
    11. 根据权利要求5或10所述的IGBT器件结构的制备方法, 其特征在于所述金属层上淀积有保护层并利用光刻掩膜开出引线孔,从而完成该沟槽型IGBT器件的正面结构工艺;所述的器件需要进行背面减薄、腐蚀、背面离子注入掺杂和退火激活,并制备背金。
CN 201010543790 2010-11-15 2010-11-15 Igbt器件结构及制备方法 Active CN102074575B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010543790 CN102074575B (zh) 2010-11-15 2010-11-15 Igbt器件结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010543790 CN102074575B (zh) 2010-11-15 2010-11-15 Igbt器件结构及制备方法

Publications (2)

Publication Number Publication Date
CN102074575A CN102074575A (zh) 2011-05-25
CN102074575B true CN102074575B (zh) 2013-09-11

Family

ID=44033034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010543790 Active CN102074575B (zh) 2010-11-15 2010-11-15 Igbt器件结构及制备方法

Country Status (1)

Country Link
CN (1) CN102074575B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895679A (zh) * 2015-01-22 2016-08-24 肖胜安 一种绝缘栅双极晶体管的结构和制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1589499A (zh) * 2001-11-20 2005-03-02 通用半导体公司 具有多晶硅源极接触结构的沟槽mosfet器件
CN1790737A (zh) * 2004-12-15 2006-06-21 上海华虹Nec电子有限公司 一种igbt及其制造方法
CN1921146A (zh) * 2005-08-15 2007-02-28 国际整流器公司 用于沟槽igbt的深n扩散
CN101452952A (zh) * 2008-10-31 2009-06-10 电子科技大学 一种沟槽绝缘栅双极型晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1589499A (zh) * 2001-11-20 2005-03-02 通用半导体公司 具有多晶硅源极接触结构的沟槽mosfet器件
CN1790737A (zh) * 2004-12-15 2006-06-21 上海华虹Nec电子有限公司 一种igbt及其制造方法
CN1921146A (zh) * 2005-08-15 2007-02-28 国际整流器公司 用于沟槽igbt的深n扩散
CN101452952A (zh) * 2008-10-31 2009-06-10 电子科技大学 一种沟槽绝缘栅双极型晶体管

Also Published As

Publication number Publication date
CN102074575A (zh) 2011-05-25

Similar Documents

Publication Publication Date Title
JP5089284B2 (ja) 省スペース型のエッジ構造を有する半導体素子
US7598143B2 (en) Method for producing an integrated circuit with a trench transistor structure
CN103779419B (zh) 半导体装置
CN107731897B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN100424887C (zh) 具有注入漏漂移区的沟槽金属氧化物半导体场效应晶体管及其制造方法
CN107799582A (zh) 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
JP2022022449A (ja) 半導体装置
CN103715072B (zh) 用于生产半导体器件的方法和场效应半导体器件
CN107768436A (zh) 一种沟槽栅电荷储存型igbt及其制造方法
CN102820338A (zh) 半导体装置
CN106876453A (zh) 沟槽栅igbt及制作方法
CN111048580A (zh) 一种碳化硅绝缘栅双极晶体管及其制作方法
CN110444471A (zh) 一种3维分离栅沟槽电荷存储型igbt的制备方法
CN114005877A (zh) 一种超薄超结igbt器件及制备方法
CN111211168B (zh) 一种rc-igbt芯片及其制造方法
CN103208529B (zh) 半导体二极管以及用于形成半导体二极管的方法
CN116936611B (zh) 一种低损耗双向导通igbt结构及制备方法
CN104282689B (zh) 嵌入frd的igbt器件及制造方法
CN104517837B (zh) 一种绝缘栅双极型晶体管的制造方法
JP2022056498A (ja) 半導体装置
CN113497132A (zh) 超级结绝缘栅双极型晶体管及其制作方法
CN102074575B (zh) Igbt器件结构及制备方法
CN102376776A (zh) BiCMOS工艺中的寄生PIN二极管及制造方法
CN103165443B (zh) 一种绝缘栅晶体管器件及其制造工艺方法
CN202003998U (zh) 一种igbt器件结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Jiaxing City, Zhejiang province 314050 Nanhu District Branch Road No. 988 (Jiaxing city)

Applicant after: STARPOWER SEMICONDUCTOR Ltd.

Address before: Jiaxing City, Zhejiang province 314006 Jiaxing City Ring Road No. 18 Sidalu

Applicant before: Jiaxing Starpower Semiconductor Co.,Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: JIAXING STARPOWER SEMICONDUCTOR LTD. TO: JIAXING STARPOWER SEMICONDUCTOR SHARES LTD.

C14 Grant of patent or utility model
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: IGBT (Insulated Gate Bipolar Translator) device structure and preparation method thereof

Effective date of registration: 20151209

Granted publication date: 20130911

Pledgee: Agricultural Bank of China Limited by Share Ltd. Jiaxing science and Technology Branch

Pledgor: STARPOWER SEMICONDUCTOR LTD.

Registration number: 2015990001099

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20161212

Granted publication date: 20130911

Pledgee: Agricultural Bank of China Limited by Share Ltd. Jiaxing science and Technology Branch

Pledgor: STARPOWER SEMICONDUCTOR LTD.

Registration number: 2015990001099

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: IGBT device structure and preparation method

Effective date of registration: 20161216

Granted publication date: 20130911

Pledgee: Agricultural Bank of China Limited by Share Ltd. Jiaxing science and Technology Branch

Pledgor: STARPOWER SEMICONDUCTOR LTD.

Registration number: 2016330000098

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20180904

Granted publication date: 20130911

Pledgee: Agricultural Bank of China Limited by Share Ltd. Jiaxing science and Technology Branch

Pledgor: STARPOWER SEMICONDUCTOR LTD.

Registration number: 2016330000098

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 314050 No. 988 Kexing Road, Nanhu District, Jiaxing City, Zhejiang Province (Jiaxing Science and Technology City)

Patentee after: Star Semiconductor Co.,Ltd.

Address before: 314050 No. 988 Kexing Road, Nanhu District, Jiaxing City, Zhejiang Province (Jiaxing Science and Technology City)

Patentee before: STARPOWER SEMICONDUCTOR Ltd.