CN102027424B - 用于控制从多个进程出发的对存储器的区域的访问的方法以及用于实现该方法的带有消息存储器的通信模块 - Google Patents
用于控制从多个进程出发的对存储器的区域的访问的方法以及用于实现该方法的带有消息存储器的通信模块 Download PDFInfo
- Publication number
- CN102027424B CN102027424B CN200980117123.0A CN200980117123A CN102027424B CN 102027424 B CN102027424 B CN 102027424B CN 200980117123 A CN200980117123 A CN 200980117123A CN 102027424 B CN102027424 B CN 102027424B
- Authority
- CN
- China
- Prior art keywords
- storage
- packet
- storer
- address bus
- head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 183
- 238000004891 communication Methods 0.000 title claims description 43
- 230000015654 memory Effects 0.000 claims description 38
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 claims 1
- 239000003550 marker Substances 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 7
- 238000007726 management method Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
- Communication Control (AREA)
Abstract
本发明涉及一种用于控制从多个进程(2)出发的对存储器(1)的区域的访问的方法。为了使得多个进程可以没有数据丢失并且没有等待时间地对存储器(1)中存储的各最新的有效数据分组进行访问，本发明建议，所述进程(2)的第一进程(#1)控制地址总线(3)的一部分，所述进程(2)的另外的进程(#2)借助该地址总线访问存储器(1)，其中通过控制地址总线(3)的该部分，第一进程(#1)影响所述另外的进程(#2)访问哪个存储区域。
Description
背景技术
本发明涉及一种用于控制从多个进程(Prozessen)出发的对存储器的区域的访问的方法。此外，本发明涉及一种连接到通信媒质上的、通信***的用户的通信模块，其中该模块具有消息存储器用于缓存通过该媒质接收的或者通过该媒质要发送的消息。
现有技术中有多种不同的应用，其中不同的进程使用相同的存储器，以便在彼此之间交换数据。这种进程的一个例子是中央处理单元(CPU)和任意的***设备，二者访问相同的随机访问存储器(RAM)，以便在CPU和***设备之间交换数据。
当从多个进程出发访问相同消息存储器时要交换的数据不仅作为单个的存储字存在，而且还作为分别具有多个字的数据分组存在时，数据一致性和数据完整性的问题是重要的。当例如一个进程读取确定的数据分组，而另一进程改变同一数据分组时，损害了数据一致性。进行读取的进程会在这种情况中获得由旧的和新的存储字组成的混合构成的数据分组。在进一步处理数据分组的内容时会导致严重问题。
为了避免这一点，由现有技术中已知的是，其中两个进程之一在访问数据分组之前观察另一进程并且必要时等待，直到该进程结束其访问。对此可替选地，一个进程也可以阻止另一进程的访问，然而当被阻止的进程在其缓存必须用于其他任务之前不能存储其数据时，这会导致数据丢失。此外也已知了其他方法，其中两个进程的至少之一仅仅间接地访问存储器，其中专用的存储器管理控制器将数据分组以一致的形式存储在存储器中并且从中提取。然而这比较费事并且昂贵。这些已知的方法可以与数据分组的多次存储相结合。
由现有技术中此外公开了一种所谓的FlexRay通信控制器(CC)形式的通信模块。该通信模块用于将FlexRay通信媒质即数据总线与FlexRay用户耦合，其中消息通过该FlexRay通信媒质传输。尤其是用于使用在FlexRay中的相应的通信控制器例如在DE 102005034744A1中进行了描述。为了在用户和通信媒质之间传输消息，在通信控制器中设计了以特别的方式构建的、用于存储消息的装置。消息传输或者存储器的管理通过状态机来进行。
在现有技术中已知的通信控制器中，设计了两个所谓的瞬态缓冲器(TBF)，一个设计用于通道A，并且另一个设计用于通道B。每个瞬态缓冲器可以存储两个消息，即Rx(接收)消息和Tx(发送)消息。接口模块此外包括所谓的输入缓冲器(IBF)和输出缓冲器(OBF)，它们分别具有两个消息的容量。
一方面从通信媒质出发并且另一方面通过FlexRay通信控制器的所谓的消息处理程序(Message Handler)访问瞬态缓冲器(TBF)。一方面通过用户的主机CPU并且另一方面通过消息处理程序来访问输入或输出缓冲器(IBF；OBF)。在从所提及的进程出发来访问通信控制器的所提及的缓冲器时，获得数据一致性和完整性是非常重要的前提。出于该原因，在已知的通信控制器中，主机CPU对于消息存储器(IBF；OBF)并没有直接访问。输入或输出缓冲器而是具有两个彼此分离的存储块(所谓的IBF和IBF阴影或者OBF和OBF阴影)。为了发送数据，主机CPU将数据写入到输入缓冲器中并且随后开始消息传输。接着，交换IBF和IBF阴影的内容。随后，开始数据从IBF阴影至消息存储器(所谓的消息RAM)的传输。主机CPU可以将后继消息的数据已经写入输入缓冲器(IBF)中，而从IBF阴影至消息RAM的数据传输还在进行。来自消息RAM的数据随后通过通信媒质传输给其他的用户。在IBF阴影和消息RAM之间的数据传输结束之后，又交换IBF和IBF阴影的内容，等等。
通过这些比较费事的措施，虽然可以保证数据完整性，然而这些措施耗费非常多的芯片面积，因为消息存储器(IBF；OBF)分别必须被双倍地实施。已知的通信控制器的其他缺点在于，消息处理程序是比较大并且由此比较贵的状态机(所谓的State Machine)。此外，所描述的方法导致了在消息存储器(消息RAM)中存储当前的以及较老的数据。此外，主机CPU通过输入或者输出缓冲器(IBF；OBF)对消息存储器(消息RAM)的访问比较费事，因为直接访问不可能，而是只能通过IBF阴影或者OBF阴影进行间接访问。
基于所描述的现有技术，本发明的任务是，将多个进程对相同的存储器的访问简化，尤其是加速，并且能够实现成本低廉的实现，其中同时必须保证数据完整性。
为了解决该任务，基于开头所述类型的用于控制对存储区域的访问的方法，提出了所述进程中的第一进程控制地址总线的一部分，另一进程借助该地址总线访问存储器，其中第一进程通过控制地址总线的该部分对于另一进程访问哪个存储区域施加影响。
本发明的公开
根据本发明，于是提出了一种方法，一个进程如何可以控制另一进程对存储在存储器中的数据分组的访问而使得两个进程可以没有数据丢失并且没有等待时间地对各最新的有效数据分组进行访问。根据本发明的方法于是适于多个进程、尤其是两个进程可以同时访问的存储器(双端口RAM)，并且适于由多个进程出发交替地、尤其是时间复用地访问的存储器(所谓的单端口RAM)。该方法不仅可以用于两个进程访问相同存储器的这种存储器，而且还可以用于其中多于两个进程访问相同存储器的这种方法。
在根据本发明的方法中，进程之一控制地址总线的一部分，另一进程借助该地址总线访问存储器。地址总线通过第一进程的控制例如可以通过可写入的控制寄存器来进行。由此，提出了一种可以简单地并且成本低廉地实现的可能性，如何让两个或者所有进程可以没有等待时间地访问同一的存储器，而并不丢失数据分组并且无需费事的存储器管理控制器。
在该方法中，优选的是所有数据分组大小相同。尤其是所有数据分组包括2n个存储字。如果情况并非如此，则将数据分组优选分为两部分：所谓的头部，其具有固定大小尤其是2n个存储字；以及主部，其大小是可变的。头部包含对于主部的指针，该指针可以存储在相同的存储器中或者其他存储器中。数据分组或者数据分组的头部优选以至少两个版本存储在存储器中。
在根据本发明的方法中，第一进程可以访问存储器的所有存储区域。此外，第一进程可以修改地址总线信号，另一进程借助该地址总线信号访问相同的存储器。这仅仅适用于访问相同大小的数据分组，或者当数据分组被分为头部和主部时，适用于访问相同大小的头部。对数据分组的主部的访问并未修改，而是通过存储在相应头部中的、对主部的指针来进行。
访问直到2m个数据分组之一或者访问分别由2n个存储字组成的数据分组的2m个头部的另一进程产生确定比特长度的地址信号。在数据分组的大小或者数据分组的头部的大小为2n个存储字、并且另一进程访问直到2m个数据分组或者访问数据分组的2m个头部的情况下，第二进程的地址信号具有(m+n)比特的长度。然而另外的进程不能借助由其产生的地址信号在多次存储的数据分组的地址之间、即在数据分组的不同版本之间进行区分。为此，需要附加的地址比特，它们被第一进程提供使用。有利的是，附加的地址比特来自控制寄存器，其被第一进程控制。借助k个附加比特，在2k个所存储的、确定数据分组的版本或者确定数据分组的头部的版本之间进行区分。由此，得到总计(m+n+k)比特的地址信号。三个比特组在地址信号中的位置是任意的。
从属权利要求包含根据本发明的方法的有利的扩展方案。本发明的特别的特征和优点在下面参照附图进一步阐述。其中：
图1示出了带有不同区域的存储器，可以由多个进程出发访问这些区域；
图2示出了存储器的内容的一个例子，其中按照根据本发明的方法控制存储器的区域；
图3示出了示意性方框电路图用于阐述根据本发明的方法；并且
图4示出了带有多个连接到通信媒质上的通信用户的通信***，其分别带有通信控制器，该通信控制器带有消息存储器，按照根据本发明的方法可以由不同的进程出发访问消息存储器。
在图1中示出了存储器1，其例如构建为随机访问存储器(RAM)。特别地，存储器可以构建为双端口RAM或者构建为单端口RAM。当然，存储器1也可以构建为任意其他的易失性或者非易失性可写入的存储器。多个进程(#1、#2、#n)2可以访问存储器1的区域。对存储器区域的访问尤其是包括对存储器1的写入和/或读取访问。进程2例如包括中央处理单元(CPU)和任意的***设备，它们可以访问相同存储器1的区域。
存储器1也可以如示例性地在图4中所示的那样是通信***33(例如FlexRay网络、CAN网络或者TTCAN网络)的通信用户32的通信控制器(CC)31的一部分。在此，一方面可以通过通信媒质30(例如FlexRay总线、CAN总线或者TTCAN总线)并且另一方面可以从通信用户32的主处理器34(主CPU)出发来访问与通信控制器31关联的存储器1。
处理器2将对共同的存储器1的访问尤其是用于交换数据。当要交换的数据不仅作为单个的存储字存在，而且作为包括多个字的数据分组存在时，数据完整性、尤其是数据一致性的问题变得突出。存储字是确定的处理单元的与***相关的存储单元。字是可以由处理单元的处理器在一个处理步骤中执行的最大的数据量，并且通常对应于主数据总线的宽度。典型的字宽为16比特和32比特。当例如进程#1读取确定的数据分组，而另一进程#2改变相同的数据分组时，存储在存储器1中的数据的一致性被损坏。进行读取的进程#1于是可以获得由旧的数据字和新的数据字的混合构成的分组。为了避免这一点，根据本发明提出了一种方法，一个进程2如何可以控制另一进程2对存储在存储器1中的数据分组的访问而使得两个进程可以没有数据丢失并且没有等待时间地对分别最新的有效数据分组进行访问。该方法不但适用于两个或者多个进程2可以同时访问的存储器1(双端口RAM)，而且也适用于交替地、优选以时间复用的方式访问的存储器1(单端口RAM)。
根据本发明的方法在下面详细地参照图2和3进一步阐述。在该方法中，进程#1之一例如CPU控制地址总线3的一部分，另一进程#2例如***模块借助该地址总线访问存储器1。地址总线通过第一进程#1的控制优选通过可写入的控制寄存器4来进行。根据本发明的方法具有的优点是：两个进程#1、#2(或者可以访问存储器1的所有进程2)可以没有等待时间地访问存储器1，使得并不丢失数据分组，并且无需费事的存储器管理控制器。
在存储器1中存储的数据分组都是大小相同的。优选的是，数据分组包括2n个存储字。如果数据分组大小不同，则其被分为两部分，即具有固定大小的头部和大小可变的主部。头部的大小优选为2n个存储字。头部包含对主部的指针，其可以位于相同的存储器1中或者位于另外的存储器中。数据分组分别以至少两个不同的版本A、B存储在存储器1中。在图2中示出了用于管理存储器1中的数据的例子，其一共包括32个存储字，其以5比特宽的向量来寻址。存储器1在各具有四个(＝22)数据字(n＝2)的两个(＝21)版本的每个(k＝1)中包括四个(＝22)数据分组(m＝2)。
在根据本发明的方法中，第一进程#1可以访问存储器1的所有部分。此外，第一进程#1可以修改地址总线信号(在地址总线3上)，第二进程#2借助该地址总线信号访问存储器1。这适用于对相同大小的数据分组的访问，或者如果数据分组被分为头部和主部时则适用于对数据分组的头部的访问。对分组的主部的访问并未被修改。
访问分别包括两个2n存储字的直到2m个数据分组(或者访问数据分组的直到2m个头部)之一的第二进程产生长度为(m+n)比特的地址总线信号。通过在地址总线3上的该信号，第二进程#2可以访问确定数据分组的确定数据字，或者访问存储器1中的相应的区域。然而第二进程#2不可以借助该地址总线信号在多次存储的数据分组的地址之间、即在数据分组的不同的版本之间进行区分。为此所需的附加地址比特来自控制寄存器4，其被第一进程#1控制。借助k个附加的比特，在确定的数据分组的2k个存储的版本之间进行区分。由此总计得到(m+n+k)比特长度的地址总线信号5。在此，这三个比特组在地址信号5中的位置是任意的。在存储器1中(其管理在图2中给出)，如所述的那样将分别带有4个数据字(n＝2)的四个数据分组(m＝2)以每个数据分组两个不同的版本(k＝1)来存储。在图2中，列“数据分组”用参考标记10表示，列“版本”用参考标记11表示，列“存储字”用参考标记12表示，并且列“地址”用参考标记13表示。在存储器1中于是有共计32个存储字的位置，它们可以通过5比特宽的向量来寻址。地址由比特(m_k_n)组成。
对于存储器1中包含的数据分组的每个，存在k比特宽的两级控制寄存器4，第一进程#1可以借助该控制寄存器调节另一进程#2可以(或者应当)访问所希望的数据分组的哪个版本。寄存器4优选多级地、尤其是两级地构建。在所描述的实施例中，于是一共存在4个k比特宽度的两级寄存器4。在寄存器4中的两级用参考标记6和7表示。第一进程#1可以选出允许第二进程#2对其进行访问的数据分组的确定版本11，或者仅仅给出用于切换到下一个可用的版本11的控制信号。第一进程#1可以对寄存器4的第一级6进行写入(参考标记20)，然而并不对寄存器4的第二级7进行写入。在通过第一进程#1对第一级6进行写入之后，当另外的进程#2并未将第二级7闭锁时(参考标记22)，优选将数据从第一级6立即拷贝到第二级7中(参考标记21)。第二级7的输出随后被***地址总线信号5中(参考标记23)。当寄存器4的第二级7闭锁时，在解锁之后才将数据从第一级6拷贝到第二级7中。可能的是，第一进程#1也通过经修改的地址总线信号访问存储器1中的数据分组，然而随后并不访问与第二进程#2相同的版本。
在根据本发明的方法的处理中，在从第一进程#1至第二进程#2的数据分组与在相反方向从第二进程#2向第一进程#1的数据分组之间进行区分。
首先描述根据本发明的针对从第一进程#1至第二进程#2的数据分组的方法的流程。首先，第一进程#1将其数据写入确定的数据分组10的确定版本11中，该版本对于第二进程#2是不可访问的，并且随后立即将第二进程#2的入口切换到数据分组10的该版本11。
读取数据分组10的第二进程#2首先将该分组10的控制寄存器4的第二级7闭锁(22)，随后在块传输中读取相关数据分组10(必要时头部和主部)的、对其可访问的版本11，并且将第二级7解锁(22)用于结束块传输。
如果第一进程#1的写入访问和第二进程#2的读取访问在时间上彼此交迭，则第二进程#2从数据分组10的较老的版本11中读取一致的数据。如果第二进程#2是时间控制的通信控制器(CC)31(例如TTCAN-CC或者FlexRay-CC)，则该行为特别重要。在此，必须读取数据分组10的时刻由通信***33预先给定。借助通信控制器31对数据分组10的读取访问，在时间控制的通信***33中于是可以不等待，直到第一进程#1结束其写入访问。
在此所基于的是，与数据可以被第二进程#2获取的情况相比，数据并不会更快地被第一进程#1写入为此设计的存储器区域中。可选地存在的可能性是，第二进程#2用信号通知第一进程#1：是否其在最后的分组版本11切换之后从确定的存储区域中获取了至少一次数据。
当数据要从第二进程#2向第一进程#1传输时，首先第一进程#1从数据分组10的版本11中读取其从第二进程#2所期待的数据，这些数据对于第二进程#2是不可访问的，并且紧随其后将第二进程#2的入口(Zugang)切换到该分组10的该版本11。
写入数据分组10的第二进程#2首先将该分组10的控制寄存器4的第二级7闭锁(22)，随后在块传输中写入分组10(必要时为头部和主部)，并且将第二级7解锁(22)用于结束块传输。
如果第一进程#1的读取访问和第二进程#2的写入访问在时间上交迭，则第一进程#1从分组10的较老的版本11读取一致的数据。当第二进程#2存储新的数据分组的时刻并不在第一进程#1的控制之下时，该行为特别重要。
在此所基于的是，第一进程#1足够快速地获取数据，使得并非数据分组10的两个版本11都可以包括未被读取的数据。可选地可能的是，第二进程#2用信号通知第一进程#1：是否其将确定的数据分组10的数据自分组版本11的最后切换以来进行了更新，并且是否这些数据自最后的切换以来被多次更新了，这会意味着数据丢失。
根据本发明的存储器管理方法尤其适用于通信***(例如FlexRay，CAN，TTCAN)的通信用户32的硬件通信模块31中的消息存储器。在其他***模块中的应用同样是可能的并且有利的。
Claims (19)
1.一种用于控制从多个进程(2)出发的对存储器(1)的区域的访问的方法，其特征在于，所述进程(2)中的第一进程(#1)控制地址总线(3)的一部分，所述进程(2)中的另外的进程(#2)借助该地址总线访问存储器(1)，其中，通过控制地址总线(3)的该部分，该第一进程(#1)影响所述另外的进程(#2)访问哪个存储区域，
其中该第一进程(#1)通过控制寄存器(4)来控制地址总线(3)的一部分。
2.根据权利要求1所述的方法，其特征在于，所述存储器(1)构建为双端口RAM，所述进程(#1，#2)同时访问该双端口RAM。
3.根据权利要求1所述的方法，其特征在于，所述存储器(1)构建为单端口RAM，所述进程(#1，#2)交替地访问该单端口RAM。
4.根据权利要求3所述的方法，其特征在于，所述进程(#1，#2)时间复用地访问该单端口RAM。
5.根据权利要求1至4中的任一项所述的方法，其特征在于，在存储器(1)中存储大小相同的数据分组。
6.根据权利要求5所述的方法，其特征在于，在存储器(1)中存储具有2n个存储字的数据分组，其中n∈N。
7.根据权利要求1至4中的任一项所述的方法，其特征在于，在存储器(1)中存储任意大小的数据分组，其中这些数据分组分别被分为两部分，即头部以及带有可变大小的主部，其中不同数据分组的头部大小相同。
8.根据权利要求7所述的方法，其特征在于，所述头部是具有2n个存储字的头部，其中n∈N。
9.根据权利要求1至4中的任一项所述的方法，其特征在于，在存储器(1)中分别以至少两个版本存储数据分组。
10.根据权利要求9所述的方法，其特征在于，在存储器(1)中以与进程(2)能够访问存储器(1)同样多的版本存储数据分组。
11.根据权利要求10所述的方法，其特征在于，第一进程(#1)能够访问存储器(1)的所有区域，并且修改地址总线信号(5)，所述另外的进程(#2)借助该地址总线信号(5)访问存储器(1)，其中未被修改的地址总线信号(5)参照在存储器(1)中存储的确定的数据分组(10)或者参照在存储器(1)中存储的确定的数据分组(10)的头部，并且修改后的地址总线信号(5)参照数据分组(10)的确定的版本(11)或者数据分组(10)的头部。
12.根据权利要求11所述的方法，其特征在于，未被修改的地址总线信号包括确定数目的地址比特，并且第一进程(#1)为了修改地址总线信号(5)将至少一个附加的地址比特添加到未被修改的地址总线信号(5)中，通过该附加的地址比特来在数据分组(10)或者数据分组(10)的头部的、所存储的不同版本(11)之间进行区分。
13.根据权利要求12所述的方法，其特征在于，第二进程(#2)访问直到2m个在存储器(1)中存储的数据分组之一，或者访问直到2m个在存储器(1)中存储的数据分组的头部之一，其中未被修改的地址总线信号(5)包括m+n个比特，并且修改后的地址总线信号(5)包括m+n+k个比特，其中k为附加的地址比特的数目。
14.根据权利要求1至4中的任一项所述的方法，其特征在于，对于存储器(1)中存储的数据分组中的每个或者对于在存储器(1)中存储的数据分组的头部的每个都设置有控制寄存器(4)。
15.根据权利要求14所述的方法，其特征在于，控制寄存器(4)两级地构建，其中第一进程(#1)在任何时间都能够写入控制寄存器(4)的第一级(6)中。
16.根据权利要求15所述的方法，其特征在于，第二进程(#2)在要求时将控制寄存器(4)的第二级(7)闭锁，使得禁止将控制寄存器(4)的第一级(6)的内容拷贝到第二级(7)中。
17.根据权利要求15所述的方法，其特征在于，当第二级(7)被解锁时，将控制寄存器(4)的第一级(6)的内容拷贝到控制寄存器(4)的第二级(7)中。
18.根据权利要求15所述的方法，其特征在于，将控制寄存器(4)的第二级(7)的内容***到地址总线信号(5)中。
19.一种连接到通信媒质(30)上的、通信***(33)的用户(32)的通信模块(31)，其中该模块(31)具有消息存储器(1)用于缓存通过媒质(30)接收的或者通过该媒质要发送的消息，其特征在于，所述通信模块(31)具有用于控制一方面通过通信媒质(30)并且另一方面从用户处理器(34)出发按照根据权利要求1至18之一所述的方法对消息存储器(1)的区域进行访问的装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102008001739.6 | 2008-05-14 | ||
| DE102008001739.6A DE102008001739B4 (de) | 2008-05-14 | 2008-05-14 | Verfahren zum Steuern eines Zugriffs auf Bereiche eines Speichers aus mehreren Prozessen heraus und Kommunikations-Modul mit einem Nachrichten-Speicher zur Realisierung des Verfahrens |
| PCT/EP2009/052652 WO2009138260A1 (de) | 2008-05-14 | 2009-03-06 | Verfahren zum steuern eines zugriffs auf bereiche eines speichers aus mehreren prozessen heraus und kommunikations-modul mit einem nachrichten-speicher zur realisierung des verfahrens |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102027424A CN102027424A (zh) | 2011-04-20 |
| CN102027424B true CN102027424B (zh) | 2014-11-26 |
Family
ID=40636111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200980117123.0A Active CN102027424B (zh) | 2008-05-14 | 2009-03-06 | 用于控制从多个进程出发的对存储器的区域的访问的方法以及用于实现该方法的带有消息存储器的通信模块 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8447952B2 (zh) |
| EP (1) | EP2283402B1 (zh) |
| JP (1) | JP5497743B2 (zh) |
| KR (1) | KR101560015B1 (zh) |
| CN (1) | CN102027424B (zh) |
| DE (1) | DE102008001739B4 (zh) |
| WO (1) | WO2009138260A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104537119B (zh) * | 2015-01-26 | 2018-01-16 | 浪潮天元通信信息***有限公司 | 一种缓存数据的更新方法、数据使用端和*** |
| US11036438B2 (en) | 2017-05-31 | 2021-06-15 | Fmad Engineering Kabushiki Gaisha | Efficient storage architecture for high speed packet capture |
| US11392317B2 (en) | 2017-05-31 | 2022-07-19 | Fmad Engineering Kabushiki Gaisha | High speed data packet flow processing |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19529718A1 (de) * | 1995-08-11 | 1997-02-13 | Siemens Ag | Auf einer Baugruppe angeordnete Pufferschaltung |
| CN1808412A (zh) * | 2005-01-17 | 2006-07-26 | 松下电器产业株式会社 | 总线仲裁方法和半导体装置 |
| DE102005048584A1 (de) * | 2005-07-21 | 2007-01-25 | Robert Bosch Gmbh | FlexRay-Kommunikationsbaustein, FlexRay-Kommunikationscontroller und Verfahren zur Botschaftsübertragung zwischen einer FlexRay-Kommunikationsverbindung und einem FlexRay-Teilnehmer |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63223859A (ja) * | 1987-03-12 | 1988-09-19 | Matsushita Electric Ind Co Ltd | アドレス変換装置 |
| JPH07319827A (ja) * | 1993-06-10 | 1995-12-08 | Ricoh Co Ltd | 共有メモリ制御方式および共有メモリ制御装置 |
| US5530838A (en) * | 1993-06-10 | 1996-06-25 | Ricoh Company, Ltd. | Method and apparatus for controlling access to memory which is common to plural, priority-ordered central processing units and which is indirectly accessible via a transfer control unit |
| JPH09198362A (ja) * | 1996-01-23 | 1997-07-31 | Canon Inc | アドレス変換方法及び装置及びマルチプロセッサシステム及びその制御方法 |
| US6138204A (en) * | 1997-12-17 | 2000-10-24 | Motorola, Inc. | Multi bus access memory |
| US20010049742A1 (en) * | 2000-05-31 | 2001-12-06 | Steely Simon C. | Low order channel flow control for an interleaved multiblock resource |
| IL151866A0 (en) * | 2001-01-30 | 2003-04-10 | Memcall Inc | Combined content addressable memories |
| US7882295B2 (en) * | 2008-12-15 | 2011-02-01 | Nvidia Corporation | Non-system bus width data transfer executable at a non-aligned system bus address |
-
2008
- 2008-05-14 DE DE102008001739.6A patent/DE102008001739B4/de active Active
-
2009
- 2009-03-06 CN CN200980117123.0A patent/CN102027424B/zh active Active
- 2009-03-06 EP EP09745593.5A patent/EP2283402B1/de active Active
- 2009-03-06 KR KR1020107025375A patent/KR101560015B1/ko active IP Right Grant
- 2009-03-06 US US12/736,825 patent/US8447952B2/en active Active
- 2009-03-06 JP JP2011508844A patent/JP5497743B2/ja active Active
- 2009-03-06 WO PCT/EP2009/052652 patent/WO2009138260A1/de active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19529718A1 (de) * | 1995-08-11 | 1997-02-13 | Siemens Ag | Auf einer Baugruppe angeordnete Pufferschaltung |
| CN1808412A (zh) * | 2005-01-17 | 2006-07-26 | 松下电器产业株式会社 | 总线仲裁方法和半导体装置 |
| DE102005048584A1 (de) * | 2005-07-21 | 2007-01-25 | Robert Bosch Gmbh | FlexRay-Kommunikationsbaustein, FlexRay-Kommunikationscontroller und Verfahren zur Botschaftsübertragung zwischen einer FlexRay-Kommunikationsverbindung und einem FlexRay-Teilnehmer |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102027424A (zh) | 2011-04-20 |
| DE102008001739A1 (de) | 2009-11-19 |
| JP2011524038A (ja) | 2011-08-25 |
| EP2283402A1 (de) | 2011-02-16 |
| EP2283402B1 (de) | 2014-09-17 |
| JP5497743B2 (ja) | 2014-05-21 |
| KR101560015B1 (ko) | 2015-10-13 |
| KR20110014988A (ko) | 2011-02-14 |
| DE102008001739B4 (de) | 2016-08-18 |
| US20110145491A1 (en) | 2011-06-16 |
| US8447952B2 (en) | 2013-05-21 |
| WO2009138260A1 (de) | 2009-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10002085B2 (en) | Peripheral component interconnect (PCI) device and system including the PCI | |
| US7543114B2 (en) | System and controller with reduced bus utilization time | |
| US10095436B2 (en) | Cache memory device and data processing method of the device | |
| US10372338B2 (en) | Memory controller and data processing circuit with improved system efficiency | |
| KR20100077026A (ko) | 직렬 인터페이스 ｎａｎｄ | |
| KR102219759B1 (ko) | 저장 장치, 그것을 포함하는 데이터 저장 시스템 및 그것의 동작 방법 | |
| CN102027424B (zh) | 用于控制从多个进程出发的对存储器的区域的访问的方法以及用于实现该方法的带有消息存储器的通信模块 | |
| KR20080078977A (ko) | Ｍｍｃ 또는 ｓｄ 프로토콜을 사용하는 다수의 메모리장치들을 인터페이스하는 방법 및 시스템 | |
| CN108139993B (zh) | 内存装置、内存控制器、数据缓存装置及计算机*** | |
| CN116257191B (zh) | 存储器的控制器、组件、电子设备及命令调度方法 | |
| CN107783909B (zh) | 一种内存地址总线扩展方法及装置 | |
| CN101599049B (zh) | 控制dma访问不连续物理地址的方法及dma控制器 | |
| US20140229688A1 (en) | Storage control device, storage system, and storage control method | |
| CN110720126A (zh) | 传输数据掩码的方法、内存控制器、内存芯片和计算机*** | |
| CN110874190A (zh) | 闪存控制器及方法 | |
| CN118202337A (zh) | PCIe分叉***中的动态端口分配 | |
| KR100950356B1 (ko) | 다중 코히런시 단위들을 지원하는 데이터 전송 유닛 | |
| US8006029B2 (en) | DDR flash implementation with direct register access to legacy flash functions | |
| US20030093594A1 (en) | Apparatus and method for controlling block signal flow in a multi digital signal processor configuration from a shared peripheral direct memory controller to high level data link controller | |
| CN102063269B (zh) | 一种实现磁盘阵列双控制器通讯的方法及*** | |
| CN103226529A (zh) | 基于Nandflash的双端口存储器电路 | |
| CN116301664B (zh) | 存储器的控制器、组件、电子设备及命令缓存方法 | |
| TW201837725A (zh) | 記憶體控制器與資料儲存裝置 | |
| CN110704369B (zh) | 存储器及其控制方法 | |
| KR100359811B1 (ko) | 메모리 제어 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |