CN102017069A - 单晶硅晶片、单晶硅晶片的制造方法以及单晶硅晶片的评价方法 - Google Patents

单晶硅晶片、单晶硅晶片的制造方法以及单晶硅晶片的评价方法 Download PDF

Info

Publication number
CN102017069A
CN102017069A CN2009801162284A CN200980116228A CN102017069A CN 102017069 A CN102017069 A CN 102017069A CN 2009801162284 A CN2009801162284 A CN 2009801162284A CN 200980116228 A CN200980116228 A CN 200980116228A CN 102017069 A CN102017069 A CN 102017069A
Authority
CN
China
Prior art keywords
single crystal
silicon single
crystal wafer
nanometers
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801162284A
Other languages
English (en)
Other versions
CN102017069B (zh
Inventor
田原史夫
大槻刚
名古屋孝俊
三谷清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN102017069A publication Critical patent/CN102017069A/zh
Application granted granted Critical
Publication of CN102017069B publication Critical patent/CN102017069B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种单晶硅晶片的制造方法，其特征在于至少包含以下工序：准备单晶硅晶棒的工序；将该单晶硅晶棒切片而制造出多片切片基板的工序；对该多片切片基板进行抛光、蚀刻、研磨之中的至少1种而加工成多片基板的加工工序；从该多片基板抽取至少1片的工序；使用原子力显微镜测定在该抽取工序中所抽取的基板的表面粗糙度，求取对应波长20纳米～50纳米的频带的振幅即强度，且判定是否合格的工序；若所述判定为合格时送至下个工序，若不合格时实行再加工的工序。由此，能提供单晶硅晶片及其制造方法，即便栅极氧化膜的厚度薄至数纳米时，氧化膜耐压也无劣化；提供一种评价方法，相较于时间相依介电崩溃法等，能容易评价氧化膜耐压无劣化。

Description

单晶硅晶片、单晶硅晶片的制造方法以及单晶硅晶片的评价方法
技术领域
本发明涉及一种单晶硅晶片、单晶硅晶片的制造方法以及其评价方法，具体来说，是有关于一种即便栅极氧化膜的厚度是5纳米(nm)程度的薄膜，氧化膜耐压(栅极氧化层的完整性(GOI))也无劣化的单晶硅晶片及其制造方法、以及其评价方法。
背景技术
最近的互补式金属-氧化层-半导体(CMOS)等，其栅极氧化膜的厚度被要求将氧化膜的厚度极薄化至数纳米。在此种薄的氧化膜的情况，即便是在氧化膜形成后，晶片表面的凹凸也会相似地被传达而成为氧化膜的凹凸。
因此，对于先前的25纳米(nm)的氧化膜厚度(SEMI规格)的晶片，在实行GOI(Gate Oxide Integrity)评价的测定时无法检出的GOI的劣化，在上述这样的薄栅极氧化膜的情况，会被检出。因为GOI是晶片表面的平坦性越高，均匀性越提升，所以必须尽力使晶片表面平坦(参照日本特开平6-140377号公报)。
例如，对于10纳米以下的氧化膜所测定的晶片的GOI，是依存于表面粗糙度，若利用AFM(原子力显微镜)所测定的轮廓算数平均偏差(Ra)值为0.1纳米以下时，可认为是GOI无劣化的晶片。
发明内容
而且，由于评价技术的提升，近年来也确立了氧化膜厚度为数纳米时的GOI的评价技术。但是，利用该新的评价技术来评价薄氧化膜的单晶硅晶片的GOI时，即便晶片的Ra值小的情况，也有观察到GOI产生劣化。
例如，对于Ra几乎相同且整个面为N区域的无缺陷单晶硅晶片与氮掺杂单晶硅退火晶片，当栅极氧化膜的厚度为25纳米时，若利用时间相依介电崩溃(TDDB)法来进行评价，至到达绝缘破坏的电荷量(Qbd)，几乎未观察到不同，但是栅极氧化膜的厚度为5纳米时，得知在晶片的本征(intrinsic)区域，其Qbd值的差异变大，且氮掺杂单晶硅退火晶片，相较于无缺陷单晶硅晶片，其Qbd值较小。又，也有即便是Ra为0.1纳米以上的晶片，其Qbd值也无劣化的情形。
此处，TDDB(Time Dependent Dielectric Breakdown；时间相依介电崩溃)法，是指对绝缘膜连续地施加一定的电压或电流，并以规定的时间间隔，检测电流或电压而求取随时间的变化，来详细地评价达到绝缘破坏为止的时间及其经过等的方法。
如此，即便是Ra值小的晶片，当栅极氧化膜的厚度是较薄时，也会观察到GOI劣化。也即，得知栅极氧化膜的厚度较薄时，Ra值与GOI的劣化似乎完全无关联。于是，若未在表面上实际形成MOS结构来进行评价，则无法完全地评价GOI的劣化，但是，此种方法(实际形成MOS结构来进行评价的方法)，因为花费时间且是破坏检查，所以成本昂贵。
本发明是鉴于上述的问题而开发出来，其目的是提供一种单晶硅晶片及其制造方法，即便栅极氧化膜的厚度为薄至数纳米时，GOI也无劣化；以及提供一种评价方法，当栅极氧化膜薄时，相较于TDDB法，能容易地评价GOI无劣化。
为了解决上述课题，本发明提供一种单晶硅晶片，其特征在于：使用AFM来对该单晶硅晶片的表面测定表面粗糙度时，对应波长20纳米～50纳米的频带的振幅(强度)，将使用AFM来测定所述表面粗糙度时的测定值的波形进行傅立叶变换(Fourier transformation)，并将频率设为X(nm-1)、将所述振幅(强度)设为y(nm2)时，满足y＜0.00096e-15X的关系。
详细是如后述，得知栅极氧化膜的厚度为数纳米时的GOI，是依存于表面粗糙度，但不是仅以Ra值来表示，且也依存于对应波长20纳米～50纳米的频带的振幅(强度)。而且，将使用原子力显微镜(AFM)来测定表面粗糙度时的波形进行傅立叶变换，并将频率设为X(nm-1)、将所述振幅(强度)设为y(nm2)时，若是满足y＜0.00096e-15X的关系的单晶硅晶片，即便栅极氧化膜为薄至数纳米时，也能作成一种单晶硅晶片，可强力地抑制GOI的劣化。
又，所述单晶硅晶片，设为是使用纵型热处理炉退火而成的单晶硅晶片。
使用纵型热处理炉退火而成的晶片，在从热处理炉取出时，在表面所形成的氧化膜的厚度，多半较薄且变为不均匀。而且，具有此种不均匀的氧化膜的晶片，在退火后的洗净中，于氧化膜被蚀刻时，在氧化膜的较薄部分，会被蚀刻至硅，其表面粗糙度会变差。而且，该表面粗糙度的变差的情况，当栅极氧化膜变薄时，会造成重大的影响。但是，本发明的单晶硅晶片，即便栅极氧化膜变薄时，也可强力地抑制GOI的劣化，并且，即便是在纵型热处理炉中容易于表面形成不均匀的氧化膜的晶片，也成为能抑制GOI劣化的晶片。
又，本发明提供一种单晶硅晶片的制造方法，其特征在于，至少包含以下工序：准备单晶硅晶棒的工序；将该单晶硅晶棒切片而制造出多片切片基板的工序；对该多片切片基板进行抛光、蚀刻、研磨之中的至少1种而加工成多片基板的加工工序；从该多片基板抽取至少1片的工序；使用AFM(原子力显微镜)来测定在该抽取工序中所抽取的基板的表面粗糙度，并求取对应波长20纳米～50纳米的频带的振幅(强度)，且判定是否合格的工序；以及若所述判定为合格时送至下个工序，若不合格时实行再加工的工序。
如前述，栅极氧化膜的厚度为数纳米时的GOI，是依存于表面粗糙度，但不是仅以Ra值来表示，且也依存于对应波长20纳米～50纳米的频带的振幅(强度)。而且，在制造单晶硅晶片时，从多片基板抽取至少1片，并使用AFM来测定抽取的基板的表面粗糙度，求取对应波长20纳米～50纳米的频带的振幅(强度)，来进行判定。而且，若判定为合格时，将抽取时所剩余的基板送至下个工序，若不合格时对剩余的基板实行再加工，由此，能确实地制造出即便栅极氧化膜薄GOI也无劣化的单晶硅晶片。
此时，所述是否合格的判定，理想是将使用AFM来测定所述表面粗糙度时的测定值的波形进行傅立叶变换，并将频率设为X(nm-1)、将所述振幅(强度)设为y(nm2)时，将满足y＜0.00096e-15X的关系的情况判定为合格，未满足的情况判定为不合格。
因为将使用AFM来测定所述表面粗糙度时的测定值的波形进行傅立叶变换，并将频率设为X(nm-1)、将所述振幅(强度)设为y(nm2)时，其振幅y满足y＜0.00096e-15X的关系的单晶硅晶片，是即便栅极氧化膜的厚度薄至数纳米时，GOI也无劣化的晶片，所以通过满足或未满足此关系式来判定是否合格，能从工序中容易地判断所制造的单晶硅晶片是否是GOI无劣化的晶片。因此，所制造的单晶硅晶片，能作为可抑制GOI劣化的晶片。
又，所述再加工，优选是在所述多片加工基板上形成牺牲氧化膜后，使用氢氟酸溶液(HF溶液)来除去该牺牲氧化膜的处理。
如此，通过形成牺牲氧化膜并使用氢氟酸溶液来加以除去，能完全且容易地除去例如退火而成的加工基板表面上的不均匀的氧化膜。又，通过形成牺牲氧化膜，能缓和表面形状。因此，能改善对应波长20纳米～50纳米的频带的振幅(强度)，而且即便第1次判定不合格者也不必将不合格基板毁弃，通过再加工能作成一种可抑制GOI劣化的单晶硅晶片。
而且，本发明，优选是应用于在所述加工工序与所述抽取工序之间，使用纵型热处理炉来实行退火热处理的情况。
通常，使用纵型热处理炉退火而成的基板，从热处理炉取出时，在表面所形成的氧化膜的厚度容易变薄且容易变为不均匀。而且，若将具有此种不均匀的氧化膜的晶片，在退火后进行洗净，则此种不均匀的氧化膜被蚀刻时，部分较薄处会被蚀刻至硅，因此表面粗糙度会变差，而对GOI造成影响。
但是，即便是此种在纵型热处理炉退火而成的单晶硅晶片，若依照本发明的制造方法，能只将可抑制GOI劣化的晶片送至下个工序。又，通过在纵型热处理炉中实行退火，能对应近年来的大口径晶片，同时能消灭在表层附近的结晶缺陷。
而且，本发明提供一种单晶硅晶片的评价方法，其特征在于，使用AFM来测定该单晶硅晶片的表面粗糙度，并计算对应波长20纳米～50纳米的频带的振幅(强度)，来评价氧化膜耐压(耐受电压)有无劣化。
因为栅极氧化膜的厚度为数纳米时的GOI，是依存于使用AFM来测定表面粗糙度时的对应波长20纳米～50纳米的频带的振幅，由此来评价GOI有无劣化，因为现实上即便未在表面形成MOS结构也能根据AFM来测定单晶硅晶片表面，而能以代替的方式来评价GOI的劣化，所以能非常简单地评价GOI有无劣化。
此时，所述评价，优选是将使用AFM来测定所述表面粗糙度时的测定值的波形进行傅立叶变换，并将频率设为X(nm-1)、将所述振幅(强度)设为y(nm2)时，将满足y＜0.00096e-15X的关系的情况评价为无劣化，未满足的情状评价为有劣化。
使用AFM来测定表面粗糙度并将波形进行傅立叶变换时，对应波长20纳米～50纳米的频带的振幅y(nm2)，在将频率设为X(nm-1)的情况，满足y＜0.00096e-15X的关系时，该单晶硅晶片，是即便其栅极氧化膜薄时也能抑制GOI劣化的单晶硅晶片。相反地，未满足所述关系的单晶硅晶片，会发生GOI劣化。因此，能通过是否满足此关系式而容易地评价单晶硅晶片有无劣化。
如以上说明，若依照本发明，能提供一种单晶硅晶片及其制造方法，即便栅极氧化膜的厚度薄至数纳米时，GOI也无劣化；以及提供一种评价方法，相较于TDDB法，能容易且高精确度地评价GOI无劣化。
附图说明
图1是表示使用AFM来测定条件A～C的单晶硅晶片的表面粗糙度，并将波形进行傅立叶变换时，对应波长10纳米的频率的振幅强度与Qbd值的图。
图2是表示使用AFM来测定条件A～C的单晶硅晶片的表面粗糙度，并将波形进行傅立叶变换时，对应波长20纳米的频率的振幅强度与Qbd值的图。
图3是表示使用AFM来测定条件A～C的单晶硅晶片的表面粗糙度，并将波形进行傅立叶变换时，对应波长30纳米的频率的振幅强度与Qbd值的图。
图4是表示使用AFM来测定条件A～C的单晶硅晶片的表面粗糙度，并将波形进行傅立叶变换时，对应波长50纳米的频率的振幅强度与Qbd值的图。
图5是表示使用AFM来测定条件A～C的单晶硅晶片的表面粗糙度，并将波形进行傅立叶变换时，对应波长100纳米的频率的振幅强度与Qbd值的图。
图6是表示使用AFM来测定条件A～C的单晶硅晶片的表面粗糙度，并将波形进行傅立叶变换时，对应波长500纳米的频率的振幅强度与Qbd值的图。
图7是表示将使用AFM来评价表面粗糙度时的波长进行傅立叶变换时的频率与振幅的关系、及这些参数与GOI有无劣化的关系的图。
具体实施方式
以下，更具体地说明本发明。
如前述，近年来，即便是Ra值小的晶片，其栅极氧化膜的厚度薄时，也会观察到GOI的劣化，而期待有解决该问题的对策。
因此，本发明人，针对栅极氧化膜的厚度为薄至数纳米时的GOI发生劣化的原因，进行如下的研讨。
首先，针对4片使用纵型热处理炉进行氩退火而成的表面粗糙度良好(Ra＝0.10纳米)的氮掺杂单晶硅退火晶片A(以下也记载为条件A晶片)；3片表面粗糙度良好(Ra＝0.08纳米)的无缺陷单晶硅晶片B(以下也记载为条件B晶片)；及3片使用纵型热处理炉进行氩退火后，进行牺牲氧化、氢氟酸溶剂洗净而成的表面粗糙度为通常水平(Ra＝0.12纳米)的氮掺杂单晶硅退火晶片C(以下也记载为条件C晶片)，进行GOI评价并测定Qbd值，来进行调查GOI的劣化的原因及与劣化有关联的参数。
如前述，以往认为，若Ra值为0.1纳米以下，即便栅极氧化膜薄时，也能作为GOI无劣化的晶片。
但是，本发明人，以5纳米的栅极氧化膜的条件，对使用纵型热处理炉进行氩退火而成的条件A晶片，进行评价GOI时，发现尽管Ra值良好而为0.1纳米，也会产生劣化。又，同样是使用纵型热处理炉进行氩退火处理而成的条件C晶片，尽管Ra值并不是0.1纳米以下，发现也没有产生GOI的劣化。又，也得知条件B晶片，是如先前，其Ra良好且能抑制GOI的劣化。
因此，本发明人认为与Ra值不同的参数是与GOI的劣化有关联，并进行各式各样的研讨后的结果，发现表面粗糙度之中，某特定的频带的振幅强度与Qbd值有关联。
具体来说，是参照图1～图6来说明。图1是表示先使用AFM来测定条件A～C的单晶硅晶片的表面粗糙度，并将波形进行傅立叶变换时，对应波长10纳米的频率的振幅强度与Qbd值的图。图2是表示波长20纳米、图3是表示波长30纳米、图4是表示波长50纳米、图5是表示波长100纳米、图6是表示波长500纳米时的频率的振幅强度与Qbd值的图。
如图1所示，得知A～C的晶片的对应波长10纳米的频率的振幅强度，任一晶片几乎相同，但是条件A晶片的Qbd值小且GOI的劣化严重。相对于此，得知条件B、C的晶片是Qbd值大且劣化不大。
而且，如图2所示，得知Qbd值小的条件A晶片，相较于条件B、C晶片，对应波长20纳米的振幅为较大。同样地，如第3、4图所示，得知可认为对应波长30纳米、波长50纳米的频率的振幅强度为较小的条件B、C晶片，是Qbd未变小而能抑制GOI劣化的晶片。
对应波长进一步变长的100纳米的频率的振幅强度，尽管条件C晶片的值为较大，但是Qbd值未变小，可认为没有关联。而且，条件C晶片，其对应波长500纳米的频率的振幅强度，尽管是与Qbd值较小的条件A晶片大致相同，但是未产生GOI的劣化。
根据以上的结果可知，发现：与Qbd值变小也就是产生GOI的劣化有关的参数并不是Ra值，而是在使用AFM来评价表面粗糙度时，对应波长20纳米～50纳米的频率的振幅，若该频带的振幅小，则即便栅极氧化膜是较薄的情况，也能认定是GOI无劣化的单晶硅晶片。
而且，对应波长20纳米～50纳米的频率(频率为0.02～0.05[nm-1])的振幅，是小至满足何种关系的程度时才会成为GOI无劣化的晶片，本发明人，对此进行更详细的研讨。此时，GOI的评价，是对在100℃施加1mA/cm2的电流时的TDDB特性实行评价，并将在累积故障率为90％时的Qbd值为0.18C/cm2以上，评价为合格。
结果，如图7所示，发现：将横轴设为频率数X(nm-1)，将纵轴设为振幅(强度)y(nm2)，并将GOI无劣化的晶片标绘为□，将GOI有劣化的晶片标绘为×时，GOI无劣化的晶片的强度，以相当的精确度满足y＜0.00096e-15X的关系。
而且，基于以上的知识，本发明人想到了以下的技术而完成本发明，也即：先使用AFM来测定表面粗糙度，并求取对应波长20纳米～50纳米的频带的振幅(强度)来进行是否合格的判定，由此，未形成表面MOS结构也能容易地评价GOI有无劣化；又，在制造过程中，将进行上述判定的工序组入制造工序中，便能制造出已抑制GOI劣化后的单晶硅晶片。
以下，详细地说明本发明，但是本发明不限定于这些实施方式。
本发明的单晶硅晶片，在使用AFM对单晶硅晶片的表面测定表面粗糙度时，其对应波长20纳米～50纳米的频带的振幅(强度)，当将波形进行傅立叶变换，并将频率设为X(nm-1)、将振幅(强度)设为y(nm2)时，满足y＜0.00096e-15X的关系的晶片。
如上述，使用AFM来测定表面粗糙度时，对应波长20纳米～50纳米的频带的振幅(强度)，将波形进行傅立叶变换，并将频率设为X(nm-1)、将振幅(强度)设为y(nm2)时，满足y＜0.00096e-15X的关系的本发明的单晶硅晶片，即便其栅极氧化膜较薄时，也几乎无依存于表面粗糙度的GOI的劣化。
此处，本发明的单晶硅晶片，可以是使用纵型热处理炉来实行退火而成的单晶硅晶片。
如此，从热处理炉取出时，在表面容易薄薄地形成不均匀的氧化膜的根据纵型热处理炉退火而成的晶片，是在洗净时其表面粗糙度容易变差的退火晶片，但是，若是满足本发明所规定的先前关系的晶片，则即便其栅极氧化膜较薄，也能作为一种GOI无劣化的单晶硅晶片。
而且，此种本发明的单晶硅晶片，能通过以下所示的制造方法来制造。但是当然不限定于此种方法。
首先，准备单晶硅晶棒。该单晶硅晶棒是准备通常的硅晶棒即可，例如可以是依照切克劳斯基(Czochralski)法所培育而成的单晶硅晶棒。
接着，将所准备的单晶硅晶棒切片而作成多片切片基板。该切片只要是通常的切片便可以，例如能根据内周刃式切割器或线锯等的切断装置来进行切片。
然后，对所得到的多片切片基板，进行抛光(lapping)、蚀刻、研磨之中的至少1种而作为基板。该抛光、蚀刻、研磨也能以通常的条件进行，能按照要制造单晶硅晶片的规格而适当地选择。
此处，能对所制造的多片切片基板，使用纵型热处理炉来实行退火热处理。该退火热处理是以100％氢气氛为佳。
使用纵型热处理炉来实行退火热处理，在从热处理炉取出时，在基板表面容易形成膜厚度不均匀且较薄的氧化膜。对此种退火后的基板进行RCA洗净时，不仅蚀刻氧化膜而且蚀刻至基板的硅，致使表面粗糙度变差。因为先前的栅极氧化膜为25纳米左右，所以该表面粗糙度不会成为问题，但是薄化至数纳米时，由于该表面粗糙度的变差，GOI会产生劣化。但是，即便实行退火，在本发明的制造方法中，因为对GOI的劣化实行判定，所以能制造出一种GOI的劣化已被抑制的单晶硅晶片。又，通过在氩气氛下热处理硅晶片，能进行用以除去晶片表面的结晶缺陷等的改良。
随后，为了使用AFM来评价表面粗糙度，从多片加工后的基板，至少抽取1片。此时的抽取基板可以选择从晶棒的任意位置抽取的基板，而不必特别地特定位置。
随后，使用AFM来评价所抽取的基板的表面粗糙度。
而且，从该评价值求取对应波长20纳米～50纳米的频带的振幅(强度)，来进行判定基板是否合格。
此时，在判定是否合格，能将使用AFM来测定表面粗糙度时的测定值的波形进行傅立叶变换，并将频率设为X(nm-1)、将所述振幅(强度)设为y(nm2)时，满足y＜0.00096e-15X的关系的情况判定为合格，未满足的情况判定为不合格。
栅极氧化膜是薄至数纳米时的GOI的劣化，能利用将使用AFM来测定表面粗糙度时的测定值的波形进行傅立叶变换，并将频率设为X(nm-1)、将所述振幅(强度)设为y(nm2)时，是否满足y＜0.00096e-15X的关系来进行评价。因此，在制造过程中，能容易且短时间地评价在单晶硅晶片完成时GOI有无劣化。又，所制造的单晶硅晶片，是即便栅极氧化膜薄至数纳米时也能作为可抑制GOI的劣化的晶片。
然后，判定合格时是移至下个工序，不合格时是实行再加工。该再加工，优选是进行用以改良表面粗糙度的处理。而且，由此能制造出单晶硅晶片。
此处，优选是：在实行再加工后，抽取至少1片以上来评价表面粗糙度，而在判断合格后，送至一个工序。
又，再加工，可以是在多片加工后的基板上，形成牺牲氧化膜后，使用氢氟酸溶液来除去该牺牲氧化膜的处理。
如此，通过形成牺牲氧化膜并使用氢氟酸溶液来进行除去，能缓和表面形状，且栅极氧化膜为较薄时，能降低会对GOI的劣化造成影响的表面粗糙度。
如此，若依照本发明的单晶硅晶片的制造方法，即便栅极氧化膜薄至数纳米时，也能制造出一种GOI未产生劣化的单晶硅晶片。
又，以下说明本发明的单晶硅晶片，但是当然不限定于此种单晶硅晶片。
首先，准备要进行评价的单晶硅晶片。
然后，使用AFM来测定前述所准备的单晶硅晶片的表面粗糙度。然后，计算对应波长20纳米～50纳米的频带的振幅(强度)，来评价氧化膜耐压有无劣化。
此处，有无劣化的判定，是将波形进行傅立叶变换，并将频率设为X(nm-1)、将所述振幅(强度)设为y(nm2)时，满足y＜0.00096e-15X的关系的情况，评价为无劣化，未满足的情况评价为有劣化。
如前述，使用AFM来测定表面粗糙度并将波形进行傅立叶变换后，对应波长20纳米～50纳米的频带的振幅y(nm2)，将频率设为X(nm-1)时，满足y＜0.00096e-15X的关系的单晶硅晶片，是即便栅极氧化膜较薄，GOI也无劣化的单晶硅晶片。因此，通过使用该关系式来评价GOI有无劣化，能容易且高精确度地评价GOI有无劣化。
若依照此种本发明的单晶硅晶片的评价方法，相较于必须在表面形成MOS结构的GOI法，能通过使用AFM所进行的评价，来评价GOI的劣化。因此，能容易且在短时间内高精确度地评价GOI的劣化。
[实施例]
以下，表示实施例来更具体地说明本发明，但是本发明当然不限定于这些例子。
(实施例)
首先，依照切克劳斯基(Czochralski)法，来准备直径为200毫米的氮掺杂单晶硅晶棒及调整提拉速度而成为整个面是N区域的无缺陷单晶硅晶棒。然后，将各个晶棒使用线锯切断，来制造出多片切片基板。随后，对切片基板进行蚀刻及研磨。
接着，只有对由氮掺杂单晶硅晶棒制成的基板，在氩气氛下，以1200℃使用纵型炉进行热处理1小时。
随后，抽取1片退火后的基板与无缺陷单晶硅基板，并使用AFM来进行测定表面粗糙度。然后，将波形进行傅立叶变换并计算各频率的振幅(强度)。结果是如表1所示。
[表1]
从其结果得知，无缺陷单晶硅基板，其波长20纳米～50纳米的频带的振幅，全部满足y＜0.00096e-15X的关系。相对于此，得知本次制造的退火后的基板，其波长20纳米～50纳米的频带的振幅，全部未满足y＜0.00096e-15X的关系。
因此，对抽取时未被抽取的退火基板的一部分，在高温(pyrogenic)气氛下，根据950℃的高温氧化形成150纳米的牺牲氧化膜，且随后使进行牺牲氧化膜形成后的基板浸渍在浓度5％的氢氟酸溶液中，来除去牺牲氧化膜。
然后，再次抽取1片基板，使用AFM来进行测定表面粗糙度且进行同样的计算，结果如表1所示。
从其结果，得知除去牺牲氧化膜后的基板，其波长20纳米～50纳米的频带的振幅，全部满足y＜0.00096e-15X的关系。
然后，对所制造的基板进行最后精加工，作成单晶硅晶片。
为了判断该制造出来的单晶硅晶片的GOI有无劣化，对退火晶片(无牺牲氧化)、无缺陷单晶硅晶片、牺牲氧化膜除去晶片，先形成5纳米厚度的栅极氧化膜，且为了评价其氧化膜耐压而进行TDDB特性的评价。此时，GOI的评价，是实行在100℃施加1mA/cm2的电流时的TDDB特性评价，并将在累积故障率为90％时的Qbd值为0.18C/cm2以上，评价为合格。
结果，虽然退火晶片的GOI劣化，但是无缺陷单晶硅晶片与牺牲氧化膜除去晶片，其GOI无劣化且氧化膜耐压良好。
另外，本发明未限定于上述实施方式。上述实施方式是例示性，凡是具有与本发明的权利要求所记载的技术思想实质上相同构成，可达成相同作用效果的方式，无论是何种方式，都包含在本发明的技术范围内。

Claims (8)

1.一种单晶硅晶片，其特征在于，
使用原子力显微镜来对该单晶硅晶片的表面测定表面粗糙度时，对应波长20纳米～50纳米的频带的振幅即强度，将使用原子力显微镜来测定所述表面粗糙度时的测定值的波形进行傅立叶变换，并将频率设为X(nm-1)、将所述振幅即强度设为y(nm2)时，满足y＜0.00096e-15X的关系。
2.如权利要求1所述的单晶硅晶片，其中，
所述单晶硅晶片，是使用纵型热处理炉退火而成的单晶硅晶片。
3.一种单晶硅晶片的制造方法，其特征在于，至少包含以下工序：
准备单晶硅晶棒的工序；
将该单晶硅晶棒切片而制造出多片切片基板的工序；
对该多片切片基板进行抛光、蚀刻、研磨之中的至少1种而加工成多片基板的加工工序；
从该多片基板抽取至少1片的工序；
使用原子力显微镜来测定在该抽取工序中所抽取的基板的表面粗糙度，并求取对应波长20纳米～50纳米的频带的振幅即强度，且判定是否合格的工序；以及
若所述判定为合格时送至下个工序，若不合格时实行再加工的工序。
4.如权利要求3所述的单晶硅晶片的制造方法，其中，
所述是否合格的判定，是将使用原子力显微镜来测定所述表面粗糙度时的测定值的波形进行傅立叶变换，并将频率设为X(nm-1)、将所述振幅即强度设为y(nm2)时，将满足y＜0.00096e-15X的关系的情况判定为合格，未满足的情况判定为不合格。
5.如权利要求3或4所述的单晶硅晶片的制造方法，其中，
所述再加工，是在所述多片加工基板上形成牺牲氧化膜后，使用氢氟酸溶液来除去该牺牲氧化膜的处理。
6.如权利要求3～5中任一项所述的单晶硅晶片的制造方法，其中，
在所述加工工序与所述抽取工序之间，使用纵型热处理炉来实行退火热处理。
7.一种单晶硅晶片的评价方法，其特征在于，
使用原子力显微镜来测定该单晶硅晶片的表面粗糙度，并计算对应波长20纳米～50纳米的频带的振幅即强度，来评价氧化膜耐压有无劣化。
8.如权利要求7所述的单晶硅晶片的评价方法，其中，
所述评价，是将使用原子力显微镜来测定所述表面粗糙度时的测定值的波形进行傅立叶变换，并将频率设为X(nm-1)、将所述振幅(强度)设为y(nm2)时，将满足y＜0.00096e-15X的关系的情况评价为无劣化，未满足的情况评价为有劣化。
CN2009801162284A 2008-07-02 2009-05-07 单晶硅晶片的制造方法以及单晶硅晶片的评价方法 Active CN102017069B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008173142A JP2010016078A (ja) 2008-07-02 2008-07-02 シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法並びにシリコン単結晶ウェーハの評価方法
JP2008-173142 2008-07-02
PCT/JP2009/002002 WO2010001518A1 (ja) 2008-07-02 2009-05-07 シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法並びにシリコン単結晶ウェーハの評価方法

Publications (2)

Publication Number Publication Date
CN102017069A true CN102017069A (zh) 2011-04-13
CN102017069B CN102017069B (zh) 2013-01-30

Family

ID=41465627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801162284A Active CN102017069B (zh) 2008-07-02 2009-05-07 单晶硅晶片的制造方法以及单晶硅晶片的评价方法

Country Status (6)

Country Link
US (1) US8551246B2 (zh)
JP (1) JP2010016078A (zh)
KR (1) KR101577312B1 (zh)
CN (1) CN102017069B (zh)
TW (1) TWI427721B (zh)
WO (1) WO2010001518A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496654A (zh) * 2011-12-21 2012-06-13 江苏美科硅能源有限公司 新型燕尾槽导向工装
CN103426783A (zh) * 2012-05-24 2013-12-04 上海宏力半导体制造有限公司 一种即时的氧化物氮化物氧化物薄膜的可靠性检测方法
CN104217973A (zh) * 2014-09-02 2014-12-17 上海华力微电子有限公司 检测多晶硅栅极氧化层缺失的方法
CN107083566A (zh) * 2016-02-12 2017-08-22 信越化学工业株式会社 多晶硅和多晶硅的选择方法
TWI708303B (zh) * 2018-02-22 2020-10-21 國立大學法人大阪大學 基板評價用晶片及基板評價裝置
CN116207078A (zh) * 2023-04-28 2023-06-02 智科博芯(北京)科技有限公司 一种芯片结构及其制作与测试方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014129304A1 (ja) * 2013-02-19 2014-08-28 株式会社Sumco 半導体ウェーハの加工方法
JP6377459B2 (ja) * 2014-08-29 2018-08-22 株式会社ディスコ ウエーハ検査方法、研削研磨装置
CN104465440A (zh) * 2014-11-26 2015-03-25 上海华力微电子有限公司 一种监测原位水汽生长栅氧化膜的生长缺陷的方法
CN104701209A (zh) * 2015-03-30 2015-06-10 上海华力微电子有限公司 栅氧层缺陷检测方法及器件失效定位方法
JP6536517B2 (ja) * 2016-09-07 2019-07-03 信越半導体株式会社 結晶欠陥評価方法
JP7125746B2 (ja) * 2018-09-28 2022-08-25 学校法人同志社 びびり振動抑制方法およびびびり振動抑制システム
CN114280078B (zh) * 2021-12-23 2024-04-16 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的批量评价方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225366A (en) * 1990-06-22 1993-07-06 The United States Of America As Represented By The Secretary Of The Navy Apparatus for and a method of growing thin films of elemental semiconductors
JP3237944B2 (ja) * 1992-09-09 2001-12-10 株式会社東芝 半導体装置の製造方法
JP2900764B2 (ja) 1993-08-30 1999-06-02 住友金属工業株式会社 半導体表面薄膜の評価方法
US6066571A (en) * 1997-01-10 2000-05-23 Kabushiki Kaisha Toshiba Method of preparing semiconductor surface
JPH10208988A (ja) 1997-01-21 1998-08-07 Matsushita Electric Ind Co Ltd 半導体プロセス方法及び半導体プロセス装置
JPH11148812A (ja) 1997-11-14 1999-06-02 Sony Corp エピタキシャル成長層の表面粗さの評価方法及びその装置、エピタキシャル成長層の反射率測定方法及びその装置、並びに半導体装置の製造方法
JPH11162972A (ja) 1997-11-28 1999-06-18 Hitachi Ltd 半導体集積回路装置の製造方法、半導体集積回路装置および半導体ウエハの製造方法
JP3719021B2 (ja) * 1998-12-04 2005-11-24 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP3717691B2 (ja) 1999-01-13 2005-11-16 信越半導体株式会社 シリコンウェーハの評価方法
JP2003158075A (ja) * 2001-08-23 2003-05-30 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
JP2005129769A (ja) 2003-10-24 2005-05-19 Hitachi Ltd 半導体薄膜の改質方法、改質した半導体薄膜とその評価方法、およびこの半導体薄膜で形成した薄膜トランジスタ、並びにこの薄膜トランジスタを用いて構成した回路を有する画像表示装置
JP4273943B2 (ja) * 2003-12-01 2009-06-03 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2006040961A (ja) 2004-07-22 2006-02-09 Shin Etsu Handotai Co Ltd 半導体ウェーハの検査方法、製造方法、及び管理方法
JP4668881B2 (ja) * 2006-10-10 2011-04-13 信越石英株式会社 石英ガラス基板の表面処理方法及び水素ラジカルエッチング装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496654A (zh) * 2011-12-21 2012-06-13 江苏美科硅能源有限公司 新型燕尾槽导向工装
CN103426783A (zh) * 2012-05-24 2013-12-04 上海宏力半导体制造有限公司 一种即时的氧化物氮化物氧化物薄膜的可靠性检测方法
CN104217973A (zh) * 2014-09-02 2014-12-17 上海华力微电子有限公司 检测多晶硅栅极氧化层缺失的方法
CN104217973B (zh) * 2014-09-02 2017-03-08 上海华力微电子有限公司 检测多晶硅栅极氧化层缺失的方法
CN107083566A (zh) * 2016-02-12 2017-08-22 信越化学工业株式会社 多晶硅和多晶硅的选择方法
TWI708303B (zh) * 2018-02-22 2020-10-21 國立大學法人大阪大學 基板評價用晶片及基板評價裝置
CN116207078A (zh) * 2023-04-28 2023-06-02 智科博芯(北京)科技有限公司 一种芯片结构及其制作与测试方法

Also Published As

Publication number Publication date
US20110045246A1 (en) 2011-02-24
US8551246B2 (en) 2013-10-08
CN102017069B (zh) 2013-01-30
WO2010001518A1 (ja) 2010-01-07
KR20110036010A (ko) 2011-04-06
TWI427721B (zh) 2014-02-21
JP2010016078A (ja) 2010-01-21
KR101577312B1 (ko) 2015-12-15
TW201007865A (en) 2010-02-16

Similar Documents

Publication Publication Date Title
CN102017069B (zh) 单晶硅晶片的制造方法以及单晶硅晶片的评价方法
JP5032168B2 (ja) バルク基板中の結晶欠陥を顕在化する方法
CN101765901B (zh) 贴合晶片的制造方法
US20220146444A1 (en) Method for measuring resistivity of silicon single crystal
KR100384552B1 (ko) 에피택셜웨이퍼와그의제조방법
JP6565624B2 (ja) シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法
KR20190048278A (ko) 실리콘 웨이퍼의 산화물층의 두께 예측 방법
CN103650125B (zh) 评估晶片缺陷的方法
JP5561332B2 (ja) シリコン単結晶ウェーハの製造方法並びにシリコン単結晶ウェーハの評価方法
CN106663643B (zh) 半导体基板的缺陷区域的评价方法
JP5071304B2 (ja) 半導体ウエーハ及び半導体ウエーハの製造方法並びに半導体ウエーハの評価方法
JP3896919B2 (ja) シリコンウエーハのＮｉ汚染の評価方法
JP5673180B2 (ja) 貼り合わせウェーハの製造方法
JPH05129404A (ja) ウエーハの評価方法
JP4257080B2 (ja) シリコンウェハの欠陥検出方法
KR100384680B1 (ko) 반도체 웨이퍼 결함 검출 방법
JP2005216993A (ja) シリコンウエーハの評価方法
KR100783440B1 (ko) 저산소 실리콘 웨이퍼의 결함 분석 방법
KR102037744B1 (ko) 웨이퍼의 평가방법
JP4003943B2 (ja) シリコンウエハの八面体ボイドの評価方法
JP5729098B2 (ja) シリコン単結晶ウェーハの評価方法
JP4693188B2 (ja) シリコンウェハのエッチング方法
JP6881387B2 (ja) Ｄｚ層の測定方法
WO2003075336A1 (fr) Procede de fabrication d'une couche de silicium monocristallin et couche de silicium monocristallin
KR101125741B1 (ko) 어닐 웨이퍼 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant