CN101924074A - Cmos传感器及其制造方法 - Google Patents

Abstract

一种CMOS传感器及其制造方法，其中CMOS传感器制造方法包括：在第一金属层间介质层表面形成第二金属层和电容器第一电极；形成覆盖所述第一金属层间介质层、所述第二金属层和所述电容器第一电极的第二金属层间介质层；在所述第二金属层间介质层内形成暴露所述电容器第一电极的沟槽；在所述沟槽的侧壁和底部形成介质层；在所述第二金属层间介质层内形成暴露所述第二金属层的通孔；用金属填充所述沟槽和通孔；在沟槽上形成与所述电容器第一电极对应的第二电极，在通孔上形成与所述第二金属层对应的第三金属层。本发明节约了工艺步骤，降低了CMOS传感器的第一金属层间介质层和第二金属层间介质层的总厚度，提高CMOS图像传感器敏感度。

Description

CMOS传感器及其制造方法

技术领域

本发明涉及半导体制造领域，特别涉及一种CMOS传感器及其制造方法。

背景技术

CMOS图像传感器(CMOS Image Sensor，CIS)是为了克服电荷耦合器件(CCD)制造工艺复杂并且能耗较高而产生的，应用了CMOS制造技术，采用数量与半导体衬底中单位像素的数量对应的MOS晶体管。CIS由于采用了CMOS技术，可以将像素单元阵列与***电路集成在同一芯片上，与CCD相比，CIS具有体积小、重量轻、功耗低、编程方便、易于控制以及平均成本低的优点。

在公开号为US2008/0265295A1的美国专利文献中可以发现一种现有图像传感器的制造工艺。如图1所示，CMOS图像传感器包括衬底100，位于衬底100内的光电有源区110、晶体管有源区120以及隔离光电有源区110和晶体管有源区120的浅沟道隔离区101；位于晶体管有源区表面的栅极区102、位于栅极区102两边的侧墙103；位于衬底100表面并覆盖栅极区102和侧墙103的层间介质层130；位于层间介质层130内的第一金属层105、第二金属层107和第三金属层109；连接第一金属层105与栅极区102的第一接触孔104，连接第一金属层105与第二金属层107的第二接触孔106，连接第二金属层107与第三金属层109的第三接触孔108；位于层间介质层130内并与第三金属层109电连接的电容，所述电容包括第一电极113、第二电极111以及位于第一电极113与第二电极111之间的电介质层112；连接第二电极111与第三金属层109的第四接触孔114。

众所周知，衡量CMOS图像传感器性能的一个参数是敏感度(Sensitivity)，所述敏感度与入射光到达光电有源区110的路程成反比例关系，换而言之，如果所述包含有第一金属层105、第二金属层107、第三金属层109、第一接触孔104、第二接触孔106、第三接触孔108以及电容的层间介质层130越薄，所述CMOS图像传感器敏感度越高。

发明内容

本发明解决的问题是提供一种CMOS传感器的制造方法，能够降低了第一金属层间介质层和第二金属层间介质层的总厚度，提高CMOS图像传感器敏感度。

为解决上述问题，本发明提供一种CMOS传感器的制造方法，包括：提供基底；在所述基底表面形成第一金属层；在所述基底和所述第一金属层表面形成覆盖所述基底和所述第一金属层的第一金属层间介质层；在所述第一金属层间介质层内形成与所述第一金属层对应的第一导电插塞；在所述第一金属层间介质层表面形成第二金属层和电容器第一电极；在所述第一金属层间介质层、所述第二金属层和所述电容器第一电极表面形成覆盖所述第一金属层间介质层、所述第二金属层和所述电容器第一电极的第二金属层间介质层；在所述第二金属层间介质层内形成暴露所述电容器第一电极的沟槽；在所述沟槽的侧壁和底部形成介质层；在所述第二金属层间介质层内形成暴露所述第二金属层的通孔；用金属填充所述沟槽和通孔；在沟槽上形成与所述电容器第一电极对应的第二电极，在通孔上形成与所述第二金属层对应的第三金属层。

本发明还提供一种CMOS传感器，包括：基底；位于基底上的第一金属层；位于基底上并覆盖第一金属层的第一金属层间介质层；位于第一金属层间介质层上的电容器第一电极和第二金属层；连接第一金属层和第二金属层的第一导电插塞；位于第一金属层间介质层上的并覆盖电容器第一电极和第二金属层的第二金属层间介质层；位于电容器第一电极上的U型介质层；位于U型介质层内的导电电极；位于导电电极和第二金属层间介质层上的电容器第二电极；位于第二金属层间介质层上的第三金属层；连接第二金属层和第三金属层的第二导电插塞。

与现有技术相比，本发明具有以下优点：电容器的第一电极与CMOS传感器的第一金属层位于同一层并通过同步工艺形成，电容器的第二电极与CMOS传感器的第一金属层位于同一层并通过同步工艺形成，电容器的介质层为U型结构，不但节约了工艺步骤，还降低了CMOS传感器的第一金属层间介质层和第二金属层间介质层的总厚度，提高CMOS图像传感器敏感度。并且两个或者两个以上的电容器的U型介质层位于第二金属层与第三金属层之间，U型介质层所对应形成的电容并联组成一个电容组，提高电容器的存储电荷能力，从而达到减薄U型介质层的厚度并且降低电容器的第一电极与第二电极的间距；还能够降低往电容器的U型介质层上填充金属层的难度，使得在U型介质层内填充金属不容易出现金属空隙，提高了形成的电容器的可靠性。

附图说明

图1是现有技术中图像传感器的结构示意图；

图2是本发明的CMOS传感器在第一实施例中的实施流程图；

图3至图16是本发明的CMOS传感器的第一实施例的制造流程图；

图17至图21图是本发明的CMOS传感器的第二实施例的制造流程图。

具体实施方式

由背景技术可知，如果图像传感器层间介质层越薄，图像传感器的敏感度就越高。本发明的发明人发现，在图像传感器中，现有的电容结构的存在使得图像传感器的层间介质层的厚度无法进一步减薄，从而使得图像传感器的敏感度无法进一步提高。

经过大量的工作，发明人使得图像传感器的电容的第一电极与图像传感器层间介质层中的第二金属层同时制备并位于同一层，图像传感器的电容的第二电极与图像传感器层间介质层中的第三金属层同时制备并位于同一层；并且所述图像传感器的电容可以是由多个电容并联构成。不但降低了图像传感器的层间介质层的厚度，并且多个电容并联的形成的图像传感器的电容还可以避免形成电容过程中的沟槽填充易形成有隙缝的问题。

为此，本发明提供了一种CMOS传感器的制造方法。图2是本发明CMOS传感器的制造方法的第一实施例工艺流程示意图，具体包括如下步骤：

步骤S100，提供基底；

步骤S101，在所述基底表面形成第一金属层；

步骤S102，在所述基底和所述第一金属层表面形成覆盖所述基底和所述第一金属层的第一金属层间介质层；

步骤S103，在所述第一金属层间介质层内形成与所述第一金属层对应的第一导电插塞；

步骤S104，在所述第一金属层间介质层表面形成第二金属层和电容器第一电极，所述第二金属层和电容器第一电极位于同一层；

步骤S105，在所述第一金属层间介质层、所述第二金属层和所述电容器第一电极表面形成覆盖所述第一金属层间介质层、所述第二金属层和所述电容器第一电极的第二金属层间介质层；

步骤S106，在所述第二金属层间介质层内形成暴露所述电容器第一电极的沟槽；

步骤S107，在所述沟槽的侧壁和底部形成介质层；

步骤S108，在所述第二金属层间介质层内形成暴露所述第二金属层的通孔；

步骤S109，用金属填充所述沟槽和通孔；

步骤S110，在沟槽上形成与所述电容器第一电极对应的第二电极，在通孔上形成与所述第二金属层对应的第三金属层，所述第二电极与第三金属层位于同一层。

下面结合附图，对于本发明的CMOS传感器的制造方法进行详细说明。

首先，参考图3，提供基底200，所述基底可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化对基片。

参考图4，在所述基底200表面形成第一金属层201。所述第一金属层201用于与CMOS传感器的有源区的源极、栅极或者漏极电连接；所述第一金属层材料选自铜、铝、钨、镍、钛中的一种或者几种，或者上述金属的合金；所述第一金属层201的厚度为200纳米至10微米。

所述第一金属层201的形成工艺步骤包括：在所述基底200表面形成一层第一金属薄膜(未图示)，所述第一金属薄膜厚度为200纳米至10微米，所述第一金属薄膜材料选自铜、铝、钨、镍、钛中的一种或者几种，或者上述金属的合金；形成所述第一金属薄膜工艺可以为公知的物理气相沉积法或者化学气相沉积法沉积。

在所述第一金属薄膜表面形成第一光刻胶图形(未图示)，具体工艺包括，在所述第一金属薄膜上旋涂光刻胶，接着通过曝光将掩膜版上的与第一金属层201对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除以形成与第一金属层201对应的图形，形成第一光刻胶图形。

以所述第一光刻胶图形为掩膜，刻蚀所述第一金属薄膜直至暴露出基底200，形成所述第一金属层201。所述刻蚀工艺可以为公知的湿法刻蚀或者为干法刻蚀，优选为干法刻蚀。

刻蚀工艺完成后，去除第一光刻胶图形。所述去除第一光刻胶图形可以采用公知的光刻胶去除工艺，包括可以采用光刻胶去除溶液去除或者等离子轰击去除等。

参考图5，在所述基底200和所述第一金属层201表面形成覆盖所述基底200和所述第一金属层201的第一金属层间介质层210。

所述第一金属层间介质层210厚度为200纳米至100微米，所述第一金属层间介质层210材料选自SiO₂，BPSG(掺硼磷的SiO₂)，PSG(掺磷的SiO₂)、BSG(掺硼的SiO₂)的一种或者几种，所述形成第一金属层间介质层210的工艺可以为CVD(化学气相沉积工艺)。

参考图6，在所述第一金属层间介质层210内形成与所述第一金属层201对应的第一导电插塞211。所述导电插塞211作用为电连接第一金属层201与后续形成的第二金属层212(参见图7)。

在所述第一金属层间介质层210内形成与所述第一金属层201对应的第一导电插塞211包括：在所述第一金属层间介质层210表面形成与第一导电插塞211对应的第二光刻胶图形(未图示)，具体工艺包括，在所述第一金属层间介质层210上旋涂光刻胶，接着通过曝光将掩膜版上的与第一导电插塞211对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除以形成与第一导电插塞211对应的图形，形成第二光刻胶图形。

以所述第二光刻胶图形为掩膜，刻蚀所述第一金属层间介质层210直至暴露出所述第一金属层201，形成开口，所述刻蚀工艺可以为公知的湿法刻蚀或者为干法刻蚀，优选为干法刻蚀。

在本实施例中，所述刻蚀所述第一金属层间介质层210直至暴露出所述第一金属层201，形成开口可以采用干法刻蚀工艺，在电感耦合等离子刻蚀设备(ICP)中进行，所述刻蚀气体包括C₄F₈、CO、Ar、O₂。

具体所述第一金属层间介质层210直至暴露出所述第一金属层201，形成开口的工艺条件为：刻蚀设备的腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C₄F₈流量为每分钟10标准立方厘米(SCCM)至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O₂流量为每分钟10标准立方厘米至每分钟50标准立方厘米。采用上述刻蚀工艺条件，刻蚀所述第一金属层间介质层210直至暴露出所述第一金属层201，形成开口。

所述第一金属层间介质层210直至暴露出所述第一金属层201，形成开口工艺完成后，去除第二光刻胶图形。所述去除第二光刻胶图形可以采用公知的光刻胶去除工艺，包括可以采用光刻胶去除溶液去除或者等离子反应蚀刻去除等等。

在所述开口内填充导电物质，形成第一导电插塞211；所述导电物质选自铜、铝、钨、镍、钛中的一种或者几种，或者上述金属的合金；在所述开口内填充导电物质的工艺可以为物理气相沉积工艺、化学气相沉积工艺和电化学电镀的工艺。在所述开口内填充导电物质之后，还可以选用化学机械抛光工艺平坦化第一金属层间介质层210与第一导电插塞211，以利于后续工艺制备。

参考图7，在所述第一金属层间介质层210表面形成第二金属层212和电容器第一电极213，所述第二金属层212和电容器第一电极213位于同一层。所述第二金属层212用于第一金属层201和后续形成的第三金属层之间的过渡层，或者用于第二金属层212之间的相互连接。

具体包括：在所述第一金属层间介质层210表面形成第二金属薄膜(未图示)，所述第二金属薄膜厚度为200纳米至10微米，所述第二金属薄膜材料选自铜、铝、钨、镍、钛中的一种或者几种，或者上述金属的合金；形成所述第二金属薄膜工艺可以为公知的物理气相沉积法或者化学气相沉积法沉积。

在所述第二金属薄膜表面形成第三光刻胶层(未图示)，具体工艺包括，在所述第二金属薄膜上旋涂光刻胶，接着通过曝光将掩膜版上的与第二金属层212和电容器第一电极213对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除以形成与第二金属层212和电容器第一电极213对应的图形，形成第三光刻胶层。

以所述第三光刻胶图形为掩膜，刻蚀所述第二金属薄膜直至暴露出第一金属层间介质层210，形成所述第二金属层212和电容器第一电极213。所述刻蚀工艺可以为公知的湿法刻蚀或者为干法刻蚀，优选为干法刻蚀。

刻蚀工艺完成后，去除第三光刻胶图形。所述去除第三光刻胶图形可以采用公知的光刻胶去除工艺，包括可以采用光刻胶去除溶液去除或者等离子轰击去除等等。

所述第二金属层212和电容器第一电极213通过刻蚀第二金属薄膜形成，并位于同一层，节约了工艺步骤。

参考图8，在所述第一金属层间介质层210、所述第二金属层212和所述电容器第一电极213表面形成覆盖所述第一金属层间介质层210、所述第二金属层212和所述电容器第一电极213的第二金属层间介质层220。

所述第二金属层间介质层220厚度为200纳米至100微米，所述第二金属层间介质层220材料选自SiO₂，BPSG(掺硼磷的SiO₂)，PSG(掺磷的SiO₂)、BSG(掺硼的SiO₂)的一种或者几种，所述形成第二金属层间介质层220的工艺可以为CVD工艺。

参考图9，在所述第二金属层间介质层220内形成暴露所述电容器第一电极213的沟槽214。

其中，在所述第二金属层间介质层220表面形成第四光刻胶层(未图示)，具体工艺包括，在所述第二金属层间介质层220上旋涂光刻胶，接着通过曝光将掩膜版上的沟槽214对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除以形成沟槽对应的图形，形成第四光刻胶层。

以所述第四光刻胶层为掩膜，刻蚀第二金属层间介质层220直至暴露出所述电容器第一电极213，形成沟槽214，所述刻蚀工艺可以为公知的湿法刻蚀或者为干法刻蚀，优选为干法刻蚀。

在本实施例中，所述刻蚀所述第二金属层间介质层220直至暴露出所述电容器第一电极213，形成沟槽可以采用干法刻蚀工艺，在电感耦合等离子刻蚀设备(ICP)中进行，所述刻蚀气体包括C₄F₈、CO、Ar、O₂。

具体刻蚀所述第二金属层间介质层220直至暴露出所述电容器第一电极213，形成沟槽214的工艺条件为：刻蚀设备的腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C₄F₈流量为每分钟10标准立方厘米(SCCM)至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O₂流量为每分钟10标准立方厘米至每分钟50标准立方厘米。采用上述刻蚀工艺条件，刻蚀所述第二金属层间介质层220直至暴露出所述电容器第一电极213，形成沟槽214。

刻蚀所述第二金属层间介质层220直至暴露出所述电容器第一电极213，形成沟槽214工艺完成后，去除第四光刻胶图形。所述去除第四光刻胶图形可以采用公知的光刻胶去除工艺，包括可以采用光刻胶去除溶液去除或者等离子轰击去除等等。

参考图10、图11、图12，在所述沟槽214的侧壁和底部形成介质层；在所述第二金属层间介质层220内形成暴露所述第二金属层212的通孔217。

所述在所述沟槽214的侧壁和底部形成介质层；在所述第二金属层间介质层220内形成暴露所述第二金属层212的通孔217的步骤包括：在所述沟槽214的侧壁和底部以及第二金属层间介质层220表面形成介质薄膜216；在所述介质薄膜216表面形成第五光刻胶图形218；以第五光刻胶图形218为掩膜，形成暴露所述第二金属层212的通孔217；去除第五光刻胶图形218。

其中，参考图10，在所述沟槽214的侧壁和底部以及第二金属层间介质层220表面形成介质薄膜216；所述介质薄膜216材料选自SiN、SiO₂、SiON、Ta₂O₅、Al₂O₃等高K值的绝缘材料，所述介质薄膜厚度可以为50埃至2微米；在所述沟槽214的侧壁和底部以及第二金属层间介质层220表面形成介质薄膜216的工艺可以为CVD工艺。

参考图11，在所述介质薄膜216表面形成第五光刻胶图形218；在所述介质薄膜216表面形成第五光刻胶图形218工艺包括在所述介质薄膜216上旋涂光刻胶，接着通过曝光将掩膜版上的通孔217对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除以形成通孔217对应的图形，形成第五光刻胶层218。

参考图12，以所述第五光刻胶层218为掩膜，依次刻蚀介质薄膜216、第二金属层间介质层220直至暴露出所述第二金属层212，形成通孔217，所述刻蚀工艺可以为公知的湿法刻蚀或者为干法刻蚀，优选为干法刻蚀。

在本实施例中，所述刻蚀介质薄膜216可以采用干法刻蚀工艺，在电感耦合等离子刻蚀设备(ICP)中进行，所述刻蚀气体包括C₄F₈、CO、Ar或O₂。

所述刻蚀介质薄膜216的工艺参数为：刻蚀设备的腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C₄F₈流量为每分钟10标准立方厘米(SCCM)至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O₂流量为每分钟10标准立方厘米至每分钟50标准立方厘米。采用上述刻蚀工艺条件，刻蚀介质薄膜216直至暴露出第二金属层间介质层220。

刻蚀第二金属层间介质层220直至暴露出所述第二金属层212，形成通孔217可以采用干法刻蚀工艺，在电感耦合等离子刻蚀设备(ICP)中进行，所述刻蚀气体包括C₄F₈、CO、Ar、O₂。

所述刻蚀第二金属层间介质层220的工艺参数为：刻蚀设备的腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C₄F₈流量为每分钟10标准立方厘米(SCCM)至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O₂流量为每分钟10标准立方厘米至每分钟50标准立方厘米。采用上述刻蚀工艺条件，刻蚀第二金属层间介质层220直至暴露出所述第二金属层212，形成通孔217。

参考图13，去除第五光刻胶图形218。所述去除第五光刻胶图形218可以采用公知的光刻胶去除工艺，包括可以采用光刻胶去除溶液去除或者等离子轰击去除等等。

参考图14、图15，用金属填充所述沟槽214和通孔217，形成位于第二金属层212上的第二导电插塞221和位于U型介质层215上的导电电极222。

参考图14，所述用金属填充所述沟槽214和通孔217，形成位于第二金属层212上的第二导电插塞221和位于U型介质层215上的导电电极222的工艺步骤包括：在所述沟槽214和通孔217内以及介质薄膜216表面形成金属层219；所述金属层219材料选自铜、铝、钨、镍、钛中的一种或者几种，或者上述金属的合金；所述金属层可以为单一层结构，也可以为多层堆叠层结构；形成所述金属层的工艺可以为公知的物理气相沉积工艺、化学气相沉积工艺和电化学电镀的工艺。

在其他实施例中，在所述沟槽214和通孔217内以及介质薄膜216表面还可以形成一层TiN层，所述形成TiN层的工艺可以为物理气相沉积法或者化学气相沉积法沉积，所述TiN层的厚度为5纳米至200纳米。在所述沟槽214和通孔217内以及介质薄膜216表面形成一层TiN层的作用为TiN使得后续形成的金属层219与沟槽214和通孔217的侧壁有更好的粘附作用。

然后在TiN上形成钨金属层，所述钨金属层的沉积工艺可以为化学气相沉积法。所述钨金属层厚度为300纳米至10微米。

参考图15，采用化学机械抛光去除多余的金属层219和介质薄膜216，直至在所述沟槽214的侧壁和底部形成介质层215，导电电极222、沟槽214以及第二导电插塞221。为了保证完全去除多余的金属层219和介质薄膜216，可以采用化学机械抛光去除一部分第二金属层间介质层220。

参考图16，在沟槽214上形成与所述电容器第一电极213对应的第二电极223，在通孔217上形成与所述第二金属层212对应的第三金属层224，所述第二电极223与第三金属层224位于同一层。所述第三金属层224用于连接第二金属层212和第三金属层224之间互相连接，还可以为外加电压提供输入窗口。

具体包括：在所述第二金属层间介质层220表面形成第三金属薄膜(未图示)，所述第三金属薄膜厚度为200纳米至10微米，所述第三金属薄膜材料选自铜、铝、钨、镍、钛中的一种或者几种，或者上述金属的合金；形成所述第三金属薄膜工艺可以为公知的物理气相沉积法或者化学气相沉积法沉积。

在所述第三金属薄膜表面形成第六光刻胶图形(未图示)，具体工艺包括，在所述第三金属薄膜上旋涂光刻胶，接着通过曝光将掩膜版上的与第二电极223和第三金属层224对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除以形成与第二电极223和第三金属层224对应的图形，形成第六光刻胶图形。

以所述第六光刻胶图形为掩膜，刻蚀所述第三金属薄膜直至暴露出第二金属层间介质层220，形成所述第二电极223和第三金属层224。所述刻蚀工艺可以为公知的湿法刻蚀或者为干法刻蚀，优选为干法刻蚀。

刻蚀工艺完成后，去除第六光刻胶图形。所述去除第六光刻胶图形可以采用公知的光刻胶去除工艺，包括可以采用光刻胶去除溶液去除或者等离子反应蚀刻去除等等。

所述第二电极223和第三金属层224通过刻蚀第三金属薄膜形成，并位于同一层，节约了工艺步骤。

依照上述工艺步骤形成的CMOS传感器，包括：基底200；位于基底200上的第一金属层201；位于基底200上并覆盖第一金属层201的第一金属层间介质层210；位于第一金属层间介质层210上的电容器第一电极213和第二金属层212；连接第一金属层201和第二金属层212的第一导电插塞211；位于第一金属层间介质层210上的并覆盖电容器第一电极213和第二金属层212的第二金属层间介质层220；位于电容器第一电极213上的U型介质层215；位于U型介质层215内的导电电极222；位于导电电极222和第二金属层间介质层220上的电容器第二电极223；位于第二金属层间介质层220上的第三金属层224；连接第二金属层212和第三金属层224的第二导电插塞221。

本发明通过形成第二金属层212的同时形成电容器的第一电极213，形成第三金属层224的同时形成电容器的第二电极223，并且所述第二金属层212与所述第一电极213位于同一层，所述第三金属层224与所述第二电极223位于同一层，电容器的U型介质层215位于第二金属层212与第三金属层224之间，所述形成的电容器用于临时存储电子，在电路工作过程中作为一些运算电路暂时存放数据的地方。本发明形成的CMOS传感器不但节约了工艺步骤，而且降低了第一金属层间介质层210和第二金属层间介质层220的总厚度。

本发明提供了一种CMOS传感器的制造方法的第二实施例，在第二实施例中，提供基底；在所述基底表面形成第一金属层；在所述基底和所述第一金属层表面形成覆盖所述基底和所述第一金属层的第一金属层间介质层；在所述第一金属层间介质层内形成与所述第一金属层对应的第一导电插塞；在所述第一金属层间介质层表面形成第二金属层和电容器第一电极，所述第二金属层和电容器第一电极位于同一层；在所述第一金属层间介质层、所述第二金属层和所述电容器第一电极表面形成覆盖所述第一金属层间介质层、所述第二金属层和所述电容器第一电极的第二金属层间介质层的实施过程可以参照第一实施例。

参考图17，在所述第二金属层间介质层内形成暴露所述电容器第一电极的沟槽，所述沟槽数量至少为两个，

在本实施例里，以沟槽数量为两个做示范性举例。

具体包括：在所述第二金属层间介质层220表面形成光刻胶层(未图示)，具体工艺包括，在所述第二金属层间介质层220上旋涂光刻胶，接着通过曝光将掩膜版上的沟槽414对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除以形成沟槽对应的图形，形成光刻胶图形。

以所述光刻胶图形为掩膜，刻蚀第二金属层间介质层220直至暴露出所述电容器第一电极213，形成沟槽414，所述刻蚀工艺可以为公知的湿法刻蚀或者为干法刻蚀，优选为干法刻蚀。

在本实施例中，所述刻蚀所述第二金属层间介质层220直至暴露出暴露所述电容器第一电极213，形成沟槽可以采用干法刻蚀工艺，在电感耦合等离子刻蚀设备(ICP)中进行，所述刻蚀气体包括C₄F₈、CO、Ar、O₂。

具体刻蚀所述第二金属层间介质层220直至暴露出所述电容器第一电极213，形成沟槽214的工艺条件为：刻蚀设备的腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C₄F₈流量为每分钟10标准立方厘米(SCCM)至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O₂流量为每分钟10标准立方厘米至每分钟50标准立方厘米。采用上述刻蚀工艺条件，刻蚀所述第二金属层间介质层220直至暴露出所述电容器第一电极213，形成沟槽414。

所述第二金属层间介质层220直至暴露出所述电容器第一电极213，形成沟槽414工艺完成后，去除光刻胶图形。所述去除光刻胶图形可以采用公知的光刻胶去除工艺，包括可以采用光刻胶去除溶液去除或者等离子轰击去除等。

参考图18、19、20，21，在所述沟槽的侧壁和底部形成介质层；在所述第二金属层间介质层内形成暴露所述第二金属层的通孔；用金属填充所述沟槽和通孔；沟槽上形成与所述电容器第一电极对应的第二电极，在通孔上形成与所述第二金属层对应的第三金属层，所述第二电极与第三金属层位于同一层。具体实施过程可以参照第一实施例。

本发明通过形成第二金属层212的同时形成电容器的第一电极213，形成第三金属层224的同时形成电容器的第二电极223，并且所述第二金属层212与所述第一电极213位于同一层，所述第三金属层224与所述第二电极223位于同一层，两个或者两个以上的电容器的U型介质层215位于第二金属层212与第三金属层224之间，形成两个或者两个以上并联的电容，组成一个电容组。本发明形成的CMOS传感器不但节约了工艺步骤，降低了第一金属层间介质层210和第二金属层间介质层220的总厚度，还能够提高电容器的存储电荷能力，从而达到减薄U型介质层215的厚度以及电容器的第一电极213与第二电极223的间距；并且还能够降低往电容器的U型介质层215上填充金属的难度，使得在U型介质层215内填充金属不容易出现空隙，提供了形成的电容器的可靠性。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种CMOS传感器的制造方法，包括：

提供基底；

在所述基底表面形成第一金属层；

在所述基底和所述第一金属层表面形成覆盖所述基底和所述第一金属层的第一金属层间介质层；

在所述第一金属层间介质层内形成与所述第一金属层对应的第一导电插塞；

其特征在于，还包括：

在所述第一金属层间介质层表面形成第二金属层和电容器第一电极；

在所述第一金属层间介质层、所述第二金属层和所述电容器第一电极表面形成覆盖所述第一金属层间介质层、所述第二金属层和所述电容器第一电极的第二金属层间介质层；

在所述第二金属层间介质层内形成暴露所述电容器第一电极的沟槽；

在所述沟槽的侧壁和底部形成介质层；

在所述第二金属层间介质层内形成暴露所述第二金属层的通孔；

用金属填充所述沟槽和通孔；

在沟槽上形成与所述电容器第一电极对应的第二电极，在通孔上形成与所述第二金属层对应的第三金属层。

2.如权利要求1所述CMOS传感器的制造方法，其特征在于，所述第二金属层和所述第一电极位于同一层，采用相同的工艺同时完成。

3.如权利要求1所述CMOS传感器的制造方法，其特征在于，所述沟槽为一个或者多个。

4.如权利要求1所述CMOS传感器的制造方法，其特征在于，所述形成的介质层为U型结构，介质层材料选自高K值的绝缘材料，所述介质层厚度为50纳米至2微米。

5.如权利要求4所述CMOS传感器的制造方法，其特征在于，所述高K值的绝缘材料选自SiN、SiO₂、SiON、Ta₂O₅或Al₂O₃材料。

6.如权利要求1所述CMOS传感器的制造方法，其特征在于，所述第三金属层和所述第二电极位于同一层，采用相同的工艺同时完成。

7.一种CMOS传感器，包括：

基底；

位于基底上的第一金属层；

位于基底上并覆盖第一金属层的第一金属层间介质层；

其特征在于，还包括：

位于第一金属层间介质层上的电容器第一电极和第二金属层；

连接第一金属层和第二金属层的第一导电插塞；

位于第一金属层间介质层上的并覆盖电容器第一电极和第二金属层的第二金属层间介质层；

位于电容器第一电极上的U型介质层；

位于U型介质层内的导电电极；

位于导电电极和第二金属层间介质层上的电容器第二电极；

位于第二金属层间介质层上的第三金属层；

连接第二金属层和第三金属层的第二导电插塞。

8.如权利要求7所述的CMOS传感器，其特征在于，所述电容器第一电极和第二金属层位于同一层。

9.如权利要求7所述的CMOS传感器，其特征在于，所述U型介质层材料选自高K值的绝缘材料，所述介质层厚度为50纳米至2微米。

10.如权利要求9所述的CMOS传感器，其特征在于，所述高K值的绝缘材料选自SiN、SiO₂、SiON、Ta₂O₅或Al₂O₃材料。

11.如权利要求7所述的CMOS传感器，其特征在于，所述电容器第二电极和第三金属层位于同一层。

Images