CN101796500A - 直接存储器存取控制装置和数据传输方法 - Google Patents

直接存储器存取控制装置和数据传输方法 Download PDF

Info

Publication number
CN101796500A
CN101796500A CN200880104989A CN200880104989A CN101796500A CN 101796500 A CN101796500 A CN 101796500A CN 200880104989 A CN200880104989 A CN 200880104989A CN 200880104989 A CN200880104989 A CN 200880104989A CN 101796500 A CN101796500 A CN 101796500A
Authority
CN
China
Prior art keywords
dma
register
parameter
data transmission
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880104989A
Other languages
English (en)
Inventor
原田昌明
北村朋彦
关部勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101796500A publication Critical patent/CN101796500A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Bus Control (AREA)

Abstract

可以提供一种DMA控制装置和数据传输方法，其使得能够不取决于处理器的操作模式而使用DMA通道，并且能够在DMA启动(传输)期间保护DMA控制参数，同时减少处理器操作模式转换。当在安全模式下加锁对ch0DMA控制寄存器(114)的存取、并且执行DMA启动请求时，解锁设定寄存器(118)被指示以当完成传输时解除加锁。当从ch0状态管理单元(116)接收到传输完成报告时，参数控制单元(119)指示加锁设定寄存器(115)根据解锁设定寄存器(118)的设定来解除加锁。

Description

直接存储器存取控制装置和数据传输方法
技术领域
本发明涉及DMA控制装置和数据传输方法，更具体地涉及一种在针对数字AV设备等的***LSI中的安全机制实现。
背景技术
随着LSI(大规模集成电路)的更多功能和更高集成度的发展，如今，在数字家用AV设备领域中使用的LSI中执行多种多样的应用程序。在保护内容版权和它们当中的保密信息时，应用对隐蔽数据(concealed data)的加密/解密处理是必不可少的。
这时，为了减少CPU的负担，常见的是通过使用DMA(直接存储器存取)控制***来执行数据传输，所述DMA控制***被应用来加密/解密隐蔽数据。严格地要求处理隐蔽数据的传输不被非法地执行。
作为一种实现手段，经常大量地使用安全模式，其中执行使得仅受保护的程序可隐蔽的处理。在常规模式下执行普通的应用程序。仅当执行其可隐蔽性级别较高的处理时，将操作模式切换到安全模式，并且在该安全模式下执行必需的处理。随后，在完成处理之后将操作模式再次返回到常规模式。
在专利文献1中，公开了用于当禁止写入配置寄存器(其分配DMA通道的资源)时防止由于不期望的设定改变而引起的故障的机制。在图6中，示出了对于一般的DMA控制电路应用在专利文献1中阐述的机制的示例。
首先，下文中将解释图6中所示的DMA控制电路606的一般操作。此处通过采取由通道0到N组成的DMA通道中的通道0(ch-0)作为示例来进行解释。
DMA控制装置606基于从CPU 101发出的指令，控制***电路103与存储器105之间的数据传输、以及密码引擎102与存储器105之间的数据传输。
CPU 101设定通道0寄存器控制电路611_0中的ch-0DMA控制寄存器114中的DMA控制参数，例如源地址、目的地地址、传输大小等，并且随后指示启动请求寄存器(reg 0)启动DMA，即启动所述传输。
DMA控制装置606基于来自CPU 101的请求，在地址解码电路610中产生对各个控制寄存器的存取请求，并且将所述存取请求输出到各个通道寄存器控制电路611_0、611_1、...、611_N。
通道0寄存器控制电路611_0响应于来自地址解码电路610的存取请求，控制对ch-0 DMA控制寄存器114的存取。
当CPU 101对多个启动请求寄存器(reg 0等)设定传输启动请求(DMA启动)时，仲裁电路113从多个被启动通道中选择应当在哪个通道上执行传输。然后，执行电路108基于由仲裁电路113选择的通道的DMA控制参数来执行数据传输。
接着，下文中将解释被应用了专利文献1中阐述的机制的DMA控制电路606的特征。DMA控制装置606具有ch-0DMA控制寄存器114中的加锁设定寄存器(reg x)615。当在加锁设定寄存器615中设定1时，存取控制电路613禁止对ch-0 DMA控制寄存器114的写存取。因此，可以防止随后错误地覆写ch-0 DMA控制寄存器114这种事件。
如上所述，当CPU 101执行诸如保护内容版权等的处理(其保密级别较高)之类的处理时，常见的是：将操作模式切换为安全模式，并且完成所述处理。保护安全模式下运行的程序不受恶意人员窜改或偷看。
因此，当CPU 101在安全模式下操作时，从不进行非法处理。而且，当CPU 101存取DMA控制装置606的寄存器时，它输出处理器操作模式109，以便向该寄存器通知这个寄存器存取处于安全模式下。当在安全模式和常规模式之间共享诸如存储器、寄存器等之类的硬件资源时，在切换操作模式时需要保存和恢复程序和数据。
在图7中，示出了显示图6中所示的DMA控制电路606中的处理示例的流程图。
在步骤S201中，CPU 101执行将操作模式从常规模式切换到安全模式的处理，以便进行隐蔽数据传输。
在步骤S202中，CPU 101在安全模式下对ch-0DMA控制寄存器114设定DMA参数，例如源地址、目的地地址、传输大小等。
在步骤S203中，CPU 101通过在加锁设定寄存器615中设定1，禁止对ch-0DMA控制寄存器114中的启动请求寄存器(reg 0)以外的寄存器的写存取(加锁所述存取)。
在步骤S205中，CPU 101设定启动请求以指示通道0上的启动请求寄存器(reg 0)启动所述传输。
在步骤S206中，CPU 101执行将操作模式从安全模式返回到常规模式的处理。
在步骤S708中，CPU 101在接收DMA传输完成通知时，执行从常规模式切换到安全模式的处理。
在步骤S709中，CPU 101在安全模式下通过在加锁设定寄存器615中设定0，来解除ch-0DMA控制寄存器114的存取加锁。
在步骤S710中，CPU 101执行将操作模式从安全模式返回到常规模式的处理。
通过上述处理，能够防止恶意人员做出的恶意行为等，例如，改写正处理隐蔽数据传输所用的、DMA通道0上的DMA参数。
此处，“DMA控制装置中的通道”是指设定DMA参数以及执行数据传输所需的硬件资源。当存在多个通道时，可以设定并启动多个DMA参数。因此，可以基于软件而同时地执行多种类型的传输。
通常，DMA控制装置具有多个通道。软件响应于应用程序的执行情况而启动多个DMA传输，并且硬件以时分或并行方式进行数据传输控制。
专利文献1：JP-A-8-241266
发明内容
本发明要解决的问题
在现有技术的上述配置中，当处理器在安全模式下设定DMA通道的解锁时，可以在安全模式和常规模式之间共享一个通道。然而，现有技术的配置具有如下问题：由于模式切换所需的开销会作为造成处理性能降低的原因。
本发明解决了现有技术的问题，并且本发明的目的是提供一种DMA控制装置和数据传输方法，其使得能够独立于处理器的操作模式而使用DMA通道，并且能够实现在DMA操作中(在数据传输期间)对DMA控制参数的保护，同时将处理器操作模式的切换数减少到尽可能少。
解决问题的手段
本发明提供了一种DMA控制装置，用于当接受来自处理器的DMA(直接存储器存取)传输请求时，根据在DMA控制寄存器中设定的DMA参数来执行数据传输，该DMA控制装置包括：通道状态管理电路，其当完成数据传输时产生数据传输完成的通知；寄存器存取控制电路，其在数据传输期间禁止对DMA控制寄存器的存取；和参数控制寄存器，其指定当完成数据传输时对DMA参数的处理(handling)；其中，所述寄存器存取控制电路基于所述参数控制寄存器的设定和从所述通道状态管理电路提供的数据传输完成的通知，控制对所述DMA控制寄存器的存取。
本发明的优点
按照根据本发明的DMA控制装置，指定当完成数据传输时对DMA参数的处理，并且当完成数据传输时控制DMA参数。因此，即使在多种操作模式(包括其中在DMA操作下(在数据传输期间)应当保护DMA控制参数的操作模式和其中不需要保护的操作模式)下使用DMA通道，根据本发明的DMA控制装置也使得能够在将处理器操作模式的切换数减少到尽可能少的情况下，独立于处理器的操作模式而使用DMA通道。
附图说明
[图1]解释根据本发明第一实施例的DMA控制电路的配置图。
[图2]示出本发明第一实施例中的DMA控制电路的处理示例的流程图。
[图3]解释根据本发明第二实施例的DMA控制电路的配置图。
[图4]解释根据本发明第三实施例的DMA控制电路的配置图。
[图5]解释根据本发明第四实施例的DMA控制电路的配置图。
[图6]解释现有技术的DMA控制电路的配置图。
[图7]示出现有技术的DMA控制电路的处理示例的流程图。
附图标记的描述
101CPU 
102密码引擎
103***电路
105存储器
106DMA控制装置
108执行电路
110地址解码电路
111_0通道0寄存器控制电路
112仲裁电路
113寄存器存取控制电路
114ch-0 DMA控制寄存器
115加锁设定寄存器
116ch-0状态管理电路
118解锁设定寄存器
119参数控制电路
320参数清除设定寄存器
421受控对象设定寄存器
522操作模式检测电路
具体实施方式
下文中将参考附图来解释本发明的实施例。
(实施例1)
下文中将参考图1和图2来解释作为本发明第一实施例的DMA控制装置的、主要不同于图6和图7中所示的现有技术的DMA控制装置的配置和操作。在图1和图2中，相同的附图标记被附加于图6和图7中的相同的组成元件，并且此处将省略对它们的解释。而且，此处将通过采取由通道0到N组成的DMA通道中的通道0(ch-0)作为示例，来进行解释。
图1中所示的DMA控制设备106，当接受来自处理器的DMA传输请求时，根据在DMA控制寄存器中设定的DMA参数，执行数据传输。DMA控制装置106包括ch-0状态管理电路116、参数控制寄存器存取控制电路117、加锁设定寄存器(reg x)115、参数控制电路119和寄存器存取控制电路113，所述ch-0状态管理电路116用于管理通道状态并且产生数据传输完成通知(当完成了数据传输时)，所述寄存器存取控制电路113基于指定当完成数据传输时对DMA参数的处理的ch-0参数控制寄存器中的设定、以及从ch-0状态管理电路116提供的数据传输完成通知，控制对ch-0DMA控制寄存器114的存取。
第一实施例中的DMA控制电路106具有解锁设定寄存器118作为指定当完成数据传输时对DMA参数的处理的ch-0参数控制寄存器，所述解锁设定寄存器118用于指示当完成DMA传输时解除对ch-0DMA控制寄存器的存取加锁。
将该解锁设定寄存器118的设定值通知给参数控制电路119。该参数控制电路119基于来自管理DMA通道状态的ch-0状态管理电路116的状态信息而控制ch-0DMA控制寄存器114。
ch-0状态管理电路116管理诸如停止状态、操作状态(在数据传输期间)等之类的状态，并且通知参数控制电路119完成了DMA传输。
参数控制电路119，当被ch-0状态管理电路116通知完成了DMA传输时，指示加锁设定寄存器115解除所述加锁(例如，将加锁设定寄存器设定为0)。
当在加锁设定寄存器115上反映解锁指示(例如，寄存器存取控制电路113被通知加锁设定寄存器的值0)时，寄存器存取控制电路113允许对ch-0DMA控制寄存器114的存取(这到目前为止是禁止的)。
在这种情况下，仅当从CPU 101输出的操作模式109指示安全模式时，寄存器存取控制电路113才允许对加锁设定寄存器115和解锁设定寄存器118的存取。
在这种情况下，仅当操作模式109指示常规模式时，寄存器存取控制电路113才可以禁止对ch-0DMA控制寄存器114的存取。即，当操作模式109是甚至在禁止对ch-0DMA控制寄存器114的存取的状态下(例如，在加锁设定寄存器115的值是1的状态下)的安全模式，寄存器存取控制电路113也可以允许对ch-0DMA控制寄存器114的存取。
存取禁止处理、寄存器存取控制电路113可以禁止以下中任何一种：仅对ch-0DMA控制寄存器114的写存取；以及对ch-0DMA控制寄存器114的写存取和读存取两者。
图2是示出本实施例中的DMA控制电路的处理示例的流程图。下文中将主要解释与图7的不同之处。
在步骤S204中，在安全模式中设定DMA参数(步骤S202)并且随后设定参数加锁(步骤S203)之后，CPU 101指示解锁设定寄存器118解除对ch-0DMA控制寄存器114的存取加锁，作为当完成传输时参数控制电路119执行的参数控制。
在步骤S207中，当在完成传输之后、参数控制电路119从ch-0状态管理电路116接收传输完成通知时，它将加锁设定寄存器115设定为0以解除所述加锁。在完成DMA传输之后，CPU 101从不切换到安全模式(图7：步骤S708)。
由于操作模式从不切换到安全模式以解除所述加锁，因此不需要将操作模式返回到常规模式的后续处理(S710)。
据此，在抑制处理器的操作模式转换的同时，可以实现DMA控制参数的保护以及常规模式与安全模式之间的DMA通道共享。
(实施例2)
下文中将参考图3来解释根据本发明第二实施例的DMA控制装置的配置和操作。此处主要解释与作为第一实施例的DMA控制电路的配置的不同之处。
本实施例的DMA控制装置306具有参数清除设定寄存器320作为ch-0参数控制寄存器，所述参数清除设定寄存器320用于指示当完成DMA传输时初始化ch-0DAM控制寄存器114。
将对该参数清除设定寄存器320的设定值通知给参数控制电路319。参数控制电路319，当被ch-0状态管理电路116通知完成了DMA传输时，初始化ch-0DMA控制寄存器114。
由于提供了该初始化机制，因此为了避免即使在完成隐蔽数据的传输之后解除了对ch-0 DMA控制寄存器114的存取加锁、诸如隐蔽数据的目的地信息等之类的DMA控制参数也在常规模式下被恶意程序偷看的情况而将处理器切换到安全模式以清除DMA控制参数，这是没有必要的。在这种情况下，本实施例的初始化机制有益于以下情况：其中，在DMA传输期间不应用对ch-0DMA控制寄存器114的存取加锁。换句话说，根据本实施例的初始化机制，可以通过在完成传输之后清除DMA参数来防止当完成传输(在IDLE时)由恶意人员做出的窜改等，同时将处理器的操作模式切换数减少到尽可能少。
(实施例3)
下文中将参考图4来解释作为本发明第三实施例的DMA控制电路的配置和操作。此处将主要解释与作为第一和第二实施例的DMA控制电路的配置的不同之处。
本实施例的DMA控制装置406包括作为ch-0参数控制寄存器的解锁设定寄存器118、和受控对象设定寄存器421，所述受控对象设定寄存器421用于通过对参数清除设定寄存器320进行设定来指定参数受控对象寄存器。
将受控对象设定寄存器421的设定值通知给参数控制电路419。当ch-0状态管理电路116向参数控制电路419通知完成了DMA传输时，所述参数控制电路基于受控对象设定寄存器421中的设定内容，将寄存器初始化为多个ch-0 DMA控制寄存器114中的对象，并且加锁设定寄存器415被通知该寄存器作为解锁的对象。
加锁设定寄存器415具有用于对ch-0 DMA控制寄存器114的每个寄存器设定加锁的部件。存取控制电路413从加锁设定寄存器415接收每个寄存器的加锁设定信息，并且仅允许存取其加锁被解除的寄存器。
由于提供了这种受控对象寄存器设定机制，因此在安全模式下执行DMA传输之后、在常规模式下连续地传输DMA控制参数的一部分的情况下等，可以简化参数设定。
在这种情况下，受控对象设定寄存器421可被设定为应用解锁和参数清除两者，或者可被设定为分别地应用解锁和参数清除。
(实施例4)
下文中将参考图5来解释根据本发明第四实施例的DMA控制电路的配置和操作。此处将主要解释与第一到第三实施例中DMA控制电路的配置的不同之处。
本实施例的DMA控制装置506具有操作模式检测电路522。CPU 101在安全模式下不执行对加锁设定寄存器115、解锁寄存器118和参数清除寄存器320的设定。或者，当操作模式检测电路522在安全模式下检测到来自CPU 101的ch-0启动请求时，它将这种结果(effect)通知给存取控制电路513和参数控制电路519。当存取控制电路513接收来自操作模式检测电路522的通知时，它不考虑加锁设定寄存器115的值，而对ch-0 DMA控制寄存器114应用存取加锁控制。当参数控制电路519在它接收来自操作模式检测电路522的通知之后被ch-0状态管理电路116通知完成了DMA传输时，它执行ch-0DMA控制寄存器114的初始化、以及对加锁设定寄存器115的解锁设定，而不考虑解锁存储器118和参数清除寄存器320中的设定。
由于提供了此操作模式检测机制，因此可以简化加锁设定、解锁设定和参数清除设定。
根据按照上面解释的各个实施例的DMA控制装置和数据传输方法，当处理器在安全模式下执行DMA传输时，在完成传输之后可以减少模式切换数。因此，在安装了配备有在隐蔽处理中使用的安全模式的处理器的所有数字设备中，可以利用本实施例的DMA控制装置和数据传输方法。
在上面解释的各个实施例中，在图示安全模式和常规模式作为操作模式的同时，解释了其中使得安全模式中处理的内容对常规模式不可见的示例。此外，考虑到以下情况：其中，在使用例如车辆行为控制等的隐蔽数据处理状态(其中关于人生命的重要数据被处理)和诸如车辆***中的通信处理、车道和物体识别等的常规数据处理状态(其中操作一般信息处理)作为操作模式的同时，使得在隐蔽数据处理状态下处理的内容对常规数据处理状态不可见。换句话说，由于使得其中处理诸如具有高隐蔽性的私密信息、帐单信息等的数据的操作模式中所处理的内容，对其中处理诸如从传感器、相机等获取的环境情况等的常规数据的操作模式不可见，所以本发明可应用于能够提高隐蔽性的所有数字设备中。
参考特定实施例而详细解释了本发明，并且对于本领域的技术人员来说明显的是，在不背离本发明的精神和范畴的情况下，可以应用各种变化和改动。
本申请基于2007年8月30日提交的日本专利申请(专利申请号2007-223607)；其内容并入于此作为参考。
工业应用性
根据本发明的DMA控制装置和数据传输方法指定当完成数据传输时对DMA参数的处理，并且当完成数据传输时控制DMA参数。因此，即使在多种操作模式(包括其中在DMA操作(在数据传输期间)下应当保护DMA控制参数的操作模式、以及其中不需要保护的操作模式)下使用DMA通道，根据本发明的DMA控制装置和数据传输方法也具有以下优点：它们使得能够在将处理器的操作模式的切换数减少到尽可能少的情形下，独立于处理器的操作模式而使用DMA通道；并且有益于针对数字AV设备、机载设备等的***LSI中的DMA控制装置和数据传输方法。

Claims (12)

1.一种DMA控制装置，用于当接受来自处理器的DMA(直接存储器存取)传输请求时，根据在DMA控制寄存器中设定的DMA参数来执行数据传输，所述DMA控制装置包括：
通道状态管理电路，其当完成数据传输时产生数据传输完成的通知；
寄存器存取控制电路，其在数据传输期间禁止对DMA控制寄存器的存取；和
参数控制寄存器，其指定当完成数据传输时对DMA参数的处理，
其中，所述寄存器存取控制电路基于所述参数控制寄存器的设定、以及从所述通道状态管理电路提供的数据传输完成的通知，控制对所述DMA控制寄存器的存取。
2.根据权利要求1所述的DMA控制装置，其中，所述DMA参数包括从处理器提供的源地址、目的地地址和传输大小。
3.根据权利要求1所述的DMA控制装置，其中，所述参数控制寄存器指定对DMA参数的以下处理：当完成数据传输时，允许对DMA控制寄存器的存取。
4.根据权利要求1所述的DMA控制装置，其中，所述参数控制寄存器指定对DMA参数的以下处理：当完成数据传输时，清除DMA控制寄存器。
5.根据权利要求1所述的DMA控制装置，还包括：
多个DMA控制寄存器；
其中，所述寄存器存取控制电路具有参数受控对象选择寄存器，其指定多个DMA控制寄存器中要被控制的一个，并且控制仅对由所述参数受控对象选择寄存器指定的DMA控制寄存器的存取。
6.根据权利要求1所述的DMA控制装置，还包括：
操作模式检测电路，其检测所述处理器的操作模式，
其中，所述寄存器存取控制电路控制当所述操作模式检测电路检测预定操作模式时使能还是禁止对DMA控制寄存器的存取。
7.根据权利要求6所述的DMA控制装置，其中，所述预定操作模式是其中所述处理器执行隐蔽处理的安全模式。
8.根据权利要求1所述的DMA控制装置，其中，所述寄存器存取控制电路具有接受处理器被通知的操作模式的功能，并且当所述操作模式是安全模式以外的模式时，应用使能或禁止对DMA控制寄存器的存取的控制，其中，在所述安全模式中，处理器在禁止对DMA控制寄存器的存取的状态下执行隐蔽处理。
9.一种由DMA控制装置实施的数据传输方法，所述DMA控制装置在安全模式和常规模式下操作，所述数据传输方法包括：
在安全模式下设定DMA控制寄存器中的DMA参数的步骤；
在安全模式下设定对DMA参数的存取加锁的步骤；
在安全模式下设定当完成数据传输时对DMA参数的存取加锁的解除的步骤；
在安全模式下启动数据传输的步骤；和
在常规模式下、当检测到数据传输完成时解除对DMA控制寄存器的存取加锁的步骤。
10.一种由DMA控制装置实施的数据传输方法，所述DMA控制装置在安全模式和常规模式下操作，所述数据传输方法包括：
在安全模式下设定DMA控制寄存器中的DMA参数的步骤；
在安全模式下设定对DMA参数的存取加锁的步骤；
在安全模式下设定当完成数据传输时初始化所述DMA参数的步骤；
在安全模式下启动数据传输的步骤；和
在常规模式下、当检测到数据传输完成时初始化所述DMA参数的步骤。
11.根据权利要求9所述的数据传输方法，还包括：
在安全模式下指定所述DMA控制寄存器作为受控对象的步骤；和
在常规模式下当检测到数据传输完成时初始化作为受控对象的所述DMA控制寄存器的DMA参数、并且解除对DMA控制寄存器的存取加锁的步骤。
12.根据权利要求9所述的数据传输方法，还包括：
检测操作模式的步骤；和
响应于检测到的操作模式而设定/解除对DMA参数的存取加锁、并且响应于检测到的操作模式而初始化DMA参数的步骤。
CN200880104989A 2007-08-30 2008-08-12 直接存储器存取控制装置和数据传输方法 Pending CN101796500A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007223607 2007-08-30
JP223607/07 2007-08-30
PCT/JP2008/002205 WO2009028144A1 (ja) 2007-08-30 2008-08-12 Ｄｍａ制御装置およびデータ転送方法

Publications (1)

Publication Number Publication Date
CN101796500A true CN101796500A (zh) 2010-08-04

Family

ID=40386887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880104989A Pending CN101796500A (zh) 2007-08-30 2008-08-12 直接存储器存取控制装置和数据传输方法

Country Status (4)

Country Link
US (1) US20110196994A1 (zh)
JP (1) JP4972692B2 (zh)
CN (1) CN101796500A (zh)
WO (1) WO2009028144A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114385529A (zh) * 2020-10-16 2022-04-22 瑞昱半导体股份有限公司 直接记忆体存取控制器、使用其之电子装置以及操作其的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102591824B (zh) * 2011-12-27 2014-11-05 深圳国微技术有限公司 Soc芯片***中控制保密数据搬运的dma控制器
US9672178B1 (en) * 2013-03-15 2017-06-06 Bitmicro Networks, Inc. Bit-mapped DMA transfer with dependency table configured to monitor status so that a processor is not rendered as a bottleneck in a system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430853A (en) * 1987-02-26 1995-07-04 Canon Kabushiki Kaisha Update of control parameters of a direct memory access system without use of associated processor
JPS63292355A (ja) * 1987-05-26 1988-11-29 Canon Inc Ｄｍａ転送制御方式
JPH02176843A (ja) * 1988-12-27 1990-07-10 Nec Corp Ｄｍａ制御装置
JPH0657316A (ja) * 1992-08-12 1994-03-01 Sumitomo Metal Ind Ltd 高炉のキリカス引き抜き装置
JP3517987B2 (ja) * 1994-10-14 2004-04-12 富士通株式会社 ダイレクト・メモリ・アクセスの二重設定防止回路
US6629166B1 (en) * 2000-06-29 2003-09-30 Intel Corporation Methods and systems for efficient connection of I/O devices to a channel-based switched fabric
JP4347582B2 (ja) * 2003-02-04 2009-10-21 パナソニック株式会社 情報処理装置
JP2005056067A (ja) * 2003-08-01 2005-03-03 Matsushita Electric Ind Co Ltd Ｄｍａ転送制御装置
JP2005165508A (ja) * 2003-12-01 2005-06-23 Renesas Technology Corp ダイレクトメモリアクセスコントローラ
US8239673B2 (en) * 2004-04-08 2012-08-07 Texas Instruments Incorporated Methods, apparatus and systems with loadable kernel architecture for processors
US7574537B2 (en) * 2005-02-03 2009-08-11 International Business Machines Corporation Method, apparatus, and computer program product for migrating data pages by disabling selected DMA operations in a physical I/O adapter
US8108905B2 (en) * 2006-10-26 2012-01-31 International Business Machines Corporation System and method for an isolated process to control address translation
US8037213B2 (en) * 2007-05-30 2011-10-11 International Business Machines Corporation Replenishing data descriptors in a DMA injection FIFO buffer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114385529A (zh) * 2020-10-16 2022-04-22 瑞昱半导体股份有限公司 直接记忆体存取控制器、使用其之电子装置以及操作其的方法

Also Published As

Publication number Publication date
JP4972692B2 (ja) 2012-07-11
US20110196994A1 (en) 2011-08-11
JPWO2009028144A1 (ja) 2010-11-25
WO2009028144A1 (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
EP1964316B1 (en) Secure system-on-chip
US6851056B2 (en) Control function employing a requesting master id and a data address to qualify data access within an integrated system
EP3198782B1 (en) Securing sensor data
CN101874245B (zh) 用于从处理器向***设备授予安全工作模式访问特权的方法和设备
EP1520219B1 (en) Security processor with bus configuration
CN109902477B (zh) 保障音频通信安全
US10305679B2 (en) Method for implementing a communication between control units
KR101083632B1 (ko) 비밀 정보 보호 시스템 및 방법
EP1811415A1 (en) Secure system-on-chip
US8656191B2 (en) Secure system-on-chip
EP0865695A1 (en) An apparatus and method for cryptographic companion imprinting
US7412608B2 (en) Secure data processing unit, and an associated method
CN101427260A (zh) 完整性保护
US7739520B2 (en) Data processing device
CN101796500A (zh) 直接存储器存取控制装置和数据传输方法
US7542567B2 (en) Method and apparatus for providing security in a data processing system
EP1631910B1 (en) Access protected bus system
CN105224887A (zh) 一种用于安全芯片的防篡改屏蔽层
JPH10293714A (ja) データ保護装置
JP2006031540A (ja) アクセス制御システム
CN107682143A (zh) 一种smm的密钥传输技术
CZ20031808A3 (cs) Způsob ochrany dat před zcizením oprávněným uživatelem

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100804