CN101742723A - 信息处理设备和双工传输方法 - Google Patents

信息处理设备和双工传输方法 Download PDF

Info

Publication number
CN101742723A
CN101742723A CN200910211857A CN200910211857A CN101742723A CN 101742723 A CN101742723 A CN 101742723A CN 200910211857 A CN200910211857 A CN 200910211857A CN 200910211857 A CN200910211857 A CN 200910211857A CN 101742723 A CN101742723 A CN 101742723A
Authority
CN
China
Prior art keywords
signal
data
clock
module
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910211857A
Other languages
English (en)
Other versions
CN101742723B (zh
Inventor
福田邦夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101742723A publication Critical patent/CN101742723A/zh
Application granted granted Critical
Publication of CN101742723B publication Critical patent/CN101742723B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/16—Conversion to or from representation by pulses the pulses having three levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/20—Conversion to or from representation by pulses the pulses having more than three levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Telephone Function (AREA)

Abstract

本发明涉及信息处理设备和双工传输方法。提供了包括第一模块和第二模块的信息处理设备。所述第一模块包括：第一信号发生器，其通过将第一传送数据编码为一波形来产生第一信号，所述波形不包括直流分量、具有在时钟的每半个周期上被反转的极性；第一信号发送单元，其发送第一信号；以及信号相减单元，其从接收信号中减去所述第一信号。第二模块包括：时钟检测单元，其基于从所述第一模块接收到的所述第一信号的极性反转周期来检测所述时钟；第二信号发生器，其通过将第二传送数据编码为不包括直流分量的波形来产生第二信号；以及第二信号发送单元，其在将所述第二信号同步地添加至所述第一信号的同时来发送所述第二信号。

Description

信息处理设备和双工传输方法
技术领域
本发明涉及信息处理设备和双工传输方法。
背景技术
在以移动电话为代表的移动终端中，频繁地将活动构件用在用户所操作的操作部分与显示信息的显示部分之间。例如，用于打开和闭合可折叠移动电话的结构是该活动构件的典型示例。近来的移动电话除了通话功能和邮件功能之外，还并入了视频图像浏览功能和成像功能。因此，要求连接部分按用户的使用而可以以复杂的方式活动。例如，在利用视频图像浏览功能的情况下，用户在调节对于浏览所不需要的操作部分的同时，促使显示部分面向用户侧。在移动电话用作正常电话的情况下、移动电话用作数码相机的情况下、或者移动电话用作电视接收器的情况下，存在显示部分的方向(orientation)和位置可以关于每一种使用而容易地改变的结构的需求。
然而，在操作部分和显示部分之间的连接部分中提供了许多信号线和电源线。例如，在显示部分中并行地连接10条线(见图1)。因此，当将可以以复杂的方式活动的活动构件用作连接部分时，这些线的可靠性显著降低。为此，将技术从并行传输***转移到串行传输***(见图2)，以便减少连接部分的线的数目。显然，由于类似的原因，不仅在移动电话中，而且在要求复杂布线的各种电子仪器中均产生了该技术转移。还存在另一原因：为了降低电磁干扰(EMI)，串行化是先进的。
在串行传输***中，在通过预定***将被传送数据进行编码后而将其传送。编码***的示例包括NRZ(Non Return to Zero，不归零)编码***、曼彻斯特编码***和AMI(Alternate Mark Inversion，交替传号反转)编码***。例如，日本专利申请公开第3-109843号公开了如下的技术：其通过利用作为双极性码的典型示例的AMI码来传送数据。日本专利申请公开第3-109843号还公开了如下的技术：在该技术中，在由信号电平的中间值表示数据时钟的同时将数据时钟进行传送，并且基于该信号电平而在接收侧再现该数据时钟。
发明内容
在编码***中，由于NRZ编码***的信号包括直流分量，因此几乎不与诸如电源之类的直流分量一起来传送NRZ编码***的信号。另一方面，由于曼彻斯特编码***和AMI编码***的信号不包括直流分量，因此可以与诸如电源之类的直流分量一起来传送曼彻斯特编码***和AMI编码***的信号。然而，在曼彻斯特编码***和AMI编码***中，为了再现信号的数据时钟，需要在接收侧提供PLL(锁相环)电路。因而，由于在接收侧提供PLL电路，所以消耗的电流量增大。在曼彻斯特编码***中，由于在幅度的上升沿和下降沿传送数据，因此需要以数据速率两倍的时钟来传送数据。结果，由于高速时钟操作的原因，增大了消耗的电流。
因此，已经开发了如下的技术，在该技术中不包括直流分量，而是生成和传送在再现时钟时不需要PLL电路的码。在该技术中，由与输入数据(其包括彼此不同的第一和第二比特值)有关的多个第一幅度值来表示第一比特值，由不同于第一幅度值的第二幅度值来表示第二比特值，不连续采用相同的幅度值，并且对数据进行编码和传送以使得在每一周期中将幅度值的极性反转。然而，在实现双向通信的情况下，即使使用了该码，也需要提供PLL电路以便产生在传送信号时所使用的时钟。
鉴于上述，期望提供新的和改进的信息处理设备和双向传输方法，其中即使在接收侧不提供PLL电路，也可以通过码来实现双工传输设备，在所述码中，不包括直流分量且在再现时钟时无需PLL电路。
根据本发明的实施例，提供了包括第一模块和第二模块的信息处理设备。所述第一模块包括：第一数据信号产生单元，其通过将第一传送数据编码为一波形来产生第一数据信号，所述波形不包括直流分量，所述波形的极性在时钟的每半个周期上被反转；第一信号发送单元，其将所述第一数据信号发送至第二模块；以及信号相减单元，其从接收自所述第二模块的信号中减去所述第一数据信号。第二模块包括：时钟检测单元，其基于接收自所述第一模块的所述第一数据信号的极性反转周期来检测所述时钟；第二数据信号产生单元，其通过使用所述时钟检测单元所检测到的时钟而将第二传送数据编码为波形，来产生第二数据信号，所述波形不包括直流分量；以及第二信号发送单元，其在将所述第二数据信号同步地添加至从所述第一模块发送的所述第一数据信号的同时，将所述第二数据信号发送至所述第一模块。
此外，所述第一数据信号产生单元可以包括：数据编码单元，其将所述第一传送数据编码为码以产生编码信号，所述码具有Fb的传输速率，所述码不包括直流分量，由多个第一幅度值来表示第一比特值，由不同于所述第一幅度值的第二幅度值来表示不同于所述第一比特值的第二比特值；以及同步相加单元，其通过将时钟同步地添加至所述编码信号来产生所述第一数据信号，所述时钟具有Fb/2的传输速率且具有比所述编码信号的幅度更大的幅度。
此外，所述第二数据信号产生单元可以通过将所述第二传送数据编码为具有Fb/2的传输速率的ASK(幅移键控)码来产生所述第二数据信号。
所述第一模块可以进一步包括信号叠加单元，其通过将从直流电源提供的电源信号叠加在所述第一数据信号上来产生叠加信号。所述第一信号发送单元可以将所述叠加信号发送至所述第二模块。所述第二模块可以进一步包括信号分离单元，其将接收自所述第一模块的所述叠加信号分离为所述电源信号和所述第一数据信号。
所述信息处理设备可以是包括通过活动构件而连接的机身部分和显示部分的移动仪器。所述第一模块可以对应于至少并入了算术处理单元的所述机身部分。所述第二模块可以对应于至少并入了显示屏幕的所述显示部分。
此外，所述信号相减单元可以从接收自所述第二模块的信号的数字数据中减去所述第一数据信号的数字数据。
根据本发明的另一实施例，提供了一种双工传输方法，包括以下步骤：使用第一模块来通过将第一传送数据编码为一波形而产生第一数据信号，所述波形不包括直流分量，所述波形的极性在时钟的每半个周期中被反转；使用所述第一模块而将所述第一数据信号发送至第二模块；基于从所述第一模块接收到的所述第一数据信号的极性反转周期，通过使用所述第二模块来检测所述时钟；通过使用所述第二模块，以所述时钟检测单元检测到的时钟而将第二传送数据编码为一波形，来产生第二数据信号，所述波形不包括直流分量；在将所述第二数据信号同步地添加至从所述第一模块发送的所述第一数据信号的同时，通过使用所述第二模块而将所述第二数据信号发送至所述第一模块；以及通过使用所述第一模块从接收自所述第二模块的信号中减去所述第一数据信号来提取所述第二数据信号。
根据本发明的另一实施例，提供了促使计算机实现信息处理设备所具备的功能的程序。根据本发明的又一实施例，提供了记录了所述程序的、可由计算机读取的记录介质。
如上所述，在本发明的实施例中，即使在接收侧未提供PLL电路的情况下，也可以通过码来实现双工传输，在所述码中，不包括直流分量并且在再现时钟时无需PLL电路。
附图说明
图1是图示移动终端的配置示例的说明性视图；
图2是图示移动终端的配置示例的说明性视图；
图3是图示在串行传输中所涉及的移动终端的功能配置示例的说明性视图；
图4是图示在串行传输中所涉及的移动终端的功能配置示例的说明性视图；
图5是图示曼彻斯特码的频谱的示例的说明性视图；
图6是图示AMI码的信号波形的示例的说明性视图；
图7是图示新***中所涉及的移动终端的功能配置示例的说明性视图；
图8是图示新***中所涉及的信号产生方法的说明性视图；
图9是图示新***中所涉及的信号的频谱的示例的说明性视图；
图10是图示时钟检测单元的电路配置示例的说明性视图；
图11是图示解码器的电路配置示例的说明性视图；
图12是图示用于确定数据的确定表的配置示例的说明性视图；
图13是图示在接收信号波形与用于确定数据的阈值之间的关系的说明性视图；
图14是图示扩展***中所涉及的移动终端的配置示例的说明性视图；
图15是图示扩展***中所涉及的移动终端的配置示例的说明性视图；
图16是图示扩展***中所涉及的移动终端的功能配置示例的说明性视图；
图17是图示扩展***中所涉及的信号传输方法的示例的说明性视图；
图18是图示根据本发明实施例的移动终端的配置示例的说明性视图；
图19是图示用于本实施例的双工传输的码的示例的说明性视图；
图20是图示本实施例的解码器的电路配置示例的说明性视图；以及
图21是图示接收信号波形与用于确定数据的阈值之间的关系的说明性视图。
具体实施方式
下文中，将参考附图详细描述本发明的优选实施例。注意，在本说明书以及附图中，以相同的附图标记来表示基本上具有相同功能和结构的结构性元件，并且省略了这些结构性元件的重复说明。
[描述的流程]
以下将简要地进行关于本发明实施例的描述的流程。首先参考图1，将简要地描述采用并行传输***的移动终端所具有的技术问题。然后参考图2到图6，将描述采用串行传输***的信号传输技术所具有的问题。接下来参考图7到图11，将描述用于解决采用串行传输***的信号传输技术所具有的问题而设计的新的信号传输技术。还将描述该新的信号传输技术所具有的技术问题。
基于该新的信号传输技术所具备的技术特征和问题，将参考图12到图15来描述将该新***中所涉及的技术扩展至双向传输(扩展***)的技术。然后参考图16到图21，将描述根据本发明实施例的、使得能够基于扩展***进行双工传输的移动终端的功能配置和信号传输方法。最后总结实施例的技术思想，并且将简要地描述根据该技术思想所获得的效果。
(描述项目)
1.问题的组织
1-1.并行传输***
1-2.串行传输***
1-3.具有电源线的数据传输***
2.基础技术1(新***)
3.基础技术2(新***到双向传输的扩展；扩展***)
4.实施例
4-1.移动终端500的功能配置
4-2.双工传输码
4-3.总结
1.问题的组织
在实施例的技术的详细描述之前，将简要地总结本发明实施例的待解决问题技术。
1-1.并行传输***
参考图1，将描述采用并行传输***的移动终端100的配置示例。图1是图示采用并行传输***的移动终端100的配置示例的说明性视图。图1示意性地图示了作为移动终端100的示例的移动电话。然而，以下技术的应用范围不限于移动电话。
参考图1，移动终端100主要包括显示单元102、液晶单元104(LCD，液晶显示器)、连接单元106、操作单元108、基带处理器110(BBP)和并行信号线112。有时将显示单元102称为显示侧(D)，而将操作单元108称为机身侧(M)。以示例的方式来描述将视频图像信号从机身侧传送至显示侧的情况。显然，以下技术不限于将视频图像信号从机身侧传送至显示侧的情况。
如图1中所图示的那样，在显示单元102中提供液晶单元104。将经由并行信号线112传送的视频图像信号显示在液晶单元104上。连接单元106是连接显示单元102和操作单元108的连接构件。构成连接单元106的连接构件具有显示单元102可以在Z-Y平面中旋转180度的结构。连接构件还具有这样的结构：其中在显示单元102可以在X-Z平面中旋转的同时可以将移动终端100进行折叠。连接构件可以具有能够以自由方向来移动显示单元102的结构。
基带处理器110是算术处理单元，其提供控制移动终端100的通信的功能和执行应用程序的功能。将从基带处理器110输出的并行信号经由并行信号线112传送至显示单元102的液晶单元104。在并行信号线112中提供许多信号线。例如，在移动电话的情况下，信号线的数目n大约为50。在液晶单元104的分辨率为QVGA的情况下，视频图像信号的传输速率变为大约130Mbps。提供并行信号线112以使得其穿过连接单元106。
即，在连接单元106中提供构成并行信号线112的许多信号线。如上所述，当加宽连接单元106的活动范围时，由于连接单元106的活动，因此增大了产生并行信号线112的破损的危险，这导致并行信号线112的可靠性降低。另一方面，当保持并行信号线112的可靠性时，限制了连接单元106的活动范围。因此，在移动电话中频繁地采用串行传输***，以便在构成连接单元106的活动构件的自由度与并行信号线112的可靠性之间取得平衡。从电磁干扰(EMI)的观点来看，传输线的串行化是先进的。
1-2.串行传输***
参考图2，将简要地描述采用串行传输***的移动终端130的结构示例。图2是图示采用了串行传输***的移动终端130的配置示例的说明性视图。图2示意性地图示了作为移动终端130的示例的移动电话。然而，以下技术的应用范围不限于移动电话。由相同附图标记来指定基本上具有与图1的并行传输***的移动终端100相同的功能的组件，并且省略详细描述。
参考图2，移动终端130主要包括显示单元102、液晶单元104(LCD)、连接单元106、操作单元108、基带处理器110(BBP)、并行信号线132和140、串行器134、串行信号线136和解串器138。
移动终端130与移动终端100的不同之处在于：经由连接单元106中提供的串行信号线136由串行传输***来传送视频图像信号。因此，在操作单元108中提供了串行器134，以便将从基带处理器110输出的并行信号进行串行化。另一方面，在显示单元102中提供了解串器138，以便将经由串行信号线136传送的串行信号进行并行化。
串行器134将从基带处理器110输出的、并且经由并行信号线132输入的并行信号转换为串行信号。将经串行器134转换的串行信号经由串行信号线136输入至解串器138。解串器138将输入的串行信号恢复到原始并行信号，以便经由并行信号线140将并行信号输入到液晶单元104。
仅将由NRZ编码***编码的数据信号传送至串行信号线136，或者将数据信号和时钟信号同时传送至串行信号线136。串行信号线136的数目k远小于图1的移动终端100所具有的并行信号线112的数目n(1≤k＜＜n)。例如，可以将线的数目k减少至几条线。因此，关于提供了串行信号线136的连接单元106的活动范围的自由度远远大于提供了并行信号线112的连接单元106的活动范围的自由度。串行信号线136的可靠性也很高。通常将诸如低压差分信号(LVDS)之类的差分信号用作穿过串行信号线136的串行信号。
(功能配置)
参考图3，描述采用了串行传输***的移动终端130的功能配置。图3是图示采用了串行传输***的移动终端130的功能配置的示例的说明性视图。然而，图3是主要图示了串行器134和解串器138的功能配置的说明性视图，并且省略了其他组件的描述。
(串行器134)
参加图3，串行器134包括P/S转换单元152、编码器154、LVDS驱动器156、PLL单元158和定时控制单元160。
如图3中所图示的那样，从基带处理器110将并行信号(P-DATA)和用于并行信号的时钟(P-CLK)输入至串行器134。通过P/S转换单元152将输入到串行器134的并行信号转换为串行信号。将P/S转换单元152所转换的串行信号输入到编码器154。编码器154将首标(header)添加到串行信号，并且将该串行信号输入到LVDS驱动器156。LVDS驱动器156通过使用了LVDS的差分传输***将输入的串行信号传送至解串器138。
另一方面，将输入到串行器134的、用于并行信号的时钟输入到PLL单元158。PLL单元158根据用于并行信号的时钟而产生用于串行信号的时钟，并且将用于串行信号的时钟输入到P/S转换单元152和定时控制单元160。定时控制单元160基于所输入的用于串行信号的时钟来控制编码器154的串行信号发送定时。
(解串器138)
参考图3，解串器138主要包括LVDS接收器172、解码器174、S/P转换单元176、时钟再现单元178、PLL单元180和定时控制单元182。
如图3中所图示的那样，串行器134通过使用了LVDS的差分传输***将串行信号传送至解串器138。LVDS接收器172接收串行信号。将LVDS接收器172所接收到的串行信号输入到解码器174和时钟再现单元178。解码器174参考输入的串行信号的首标来检测数据的导向(leading)部分，并且将串行信号输入到S/P转换单元176。S/P转换单元176将输入的串行信号转换为并行信号(P-DATA)。将由S/P转换单元176转换的并行信号输出至液晶单元104。
另一方面，时钟再现单元178在参考从外部输入的基准时钟的同时，通过使用内置PLL单元180而根据用于串行信号的时钟来再现用于并行信号的时钟。将时钟再现单元178所再现的用于并行信号的时钟输入至解码器174和定时控制单元182。定时控制单元182基于从时钟再现单元178输入的、用于并行信号的时钟来对接收定时进行控制。将输入至定时控制单元182的、用于并行信号的时钟(P-CLK)输出至液晶单元104。
因此，将从基带处理器110输入至串行器134的并行信号(P-DATA)和用于并行信号的时钟传送至解串器138，同时将其转换为串行信号。解串器138将输入的串行信号恢复到原始并行信号和用于并行信号的时钟，并且将该并行信号和用于并行信号的时钟输出至液晶单元104。
如上所述，在移动终端130中，将并行信号(P-CLK)转换为串行信号，并且传送该串行信号，由此将传输线进行串行化。因此，将布置了串行信号线的部分的活动范围放大，以提高关于显示单元102的布置的自由度，从而可以使移动终端130变形，以便例如在用户以移动终端300观看电视广播的情况下，将显示单元102放置在当从用户角度进行观看时的景观。由于自由度的提高，扩宽了移动终端130的使用以产生除了作为通信终端的各种功能之外的各种应用(如视频图像或音乐的观看和收听)。
1-3.具有电源线的数据传输***
可以使用不包括直流分量的曼彻斯特编码***(见图5)和AMI编码***(见图6)来用作移动终端130中的编码***。可以在将不包括直流分量的编码信号叠加在电源上的同时来将其进行传送。下面描述将电源线传输***应用于移动终端130的技术。移动终端230是采用了该技术的配置的示例。
(功能配置)
首先参考图4，描述可以以电源线传送数据的移动终端230的功能配置。图4是图示可以经由电源线来传送数据的移动终端230的功能配置的示例的说明性视图。然而，图4是主要图示串行器134和解串器138的功能配置的说明性视图，并且省略了其他组件的描述。在移动终端230中所包括的组件中，由相同的附图标记来指定基本上具有与移动终端130相同的功能配置的组件，并且省略了详细描述。
(串行器134)
参考图4，串行器134包括P/S转换单元152、编码器154、LVDS驱动器156、PLL单元158、定时控制单元160和叠加单元232。
如图4中所图示的那样，基带处理器110将并行信号(P-DATA)和用于并行信号的时钟(P-CLK)输入至串行器134。P/S转换单元152将输入到串行器134的并行信号转换为串行信号。将由P/S转换单元152转换的串行信号输入至编码器154。编码器154将首标添加到串行信号以便通过不存在直流分量的编码***(如曼彻斯特编码***)或者存在少量直流分量的编码***来对串行信号进行编码，并且将串行信号输入至LVDS驱动器156。
LVDS驱动器156将输入的串行信号转换为LVDS，以便将信号输入至叠加单元232。叠加单元232在将从LVDS驱动器156输入的信号叠加到电源线的同时将信号传送至解串器138。例如，叠加单元232将该信号与电容器耦合，并且将电源与扼流线圈耦合。在电源线中，例如使用同轴线缆作为传输线。电源线是用于将来自操作单元108的电源供给显示单元102所提供的线。
将输入到串行器134的、用于并行信号的时钟输入到PLL单元158。PLL单元158根据用于并行信号的时钟而产生用于串行信号的时钟，以便将用于串行信号的时钟输入到P/S转换单元152和定时控制单元160。定时控制单元160基于所输入的用于串行信号的时钟来控制编码器154的串行信号传输定时。
(解串器138)
参考图4，解串器138主要包括LVDS接收器172、解码器174、S/P转换单元176、时钟再现单元178、PLL单元180、定时控制单元182和分离单元234。
如图4中所图示的那样，将电源和串行信号彼此叠加的信号经由电源线(同轴线缆)而传送至解串器138。图5图示叠加信号的频谱。如图5中所图示的那样，发现由于曼彻斯特码的频谱不具有直流分量，因此可以同时传送串行信号和电源(DC)。
参考图4，分离单元234将叠加信号分离为串行信号和电源。例如，分离单元234以电容器去除(cut out)直流分量以便提取该串行信号，并且以扼流线圈去除高频分量以便提取电源。LVDS接收器172接收由分离单元234分离出的串行信号。
将由LVDS接收器172接收到的串行信号输入至解码器174和时钟再现单元178。解码器174参考所输入的串行信号的首标来检测数据的导向部分，并且将由曼彻斯特编码***编码的串行信号进行解码以便将串行信号输入至S/P转换单元176。S/P转换单元176将输入的串行信号转换为并行信号(P-DATA)。将由S/P转换单元176转换的并行信号输出至液晶单元104。
另一方面，时钟再现单元178在参考从外部输入的基准时钟的同时，通过内置的PLL单元180根据用于串行信号的时钟来再现用于并行信号的时钟。将由时钟再现单元178再现的、用于并行信号的时钟输入至解码器174和定时控制单元182。定时控制单元182基于从时钟再现单元178输入的、用于并行信号的时钟来控制接收定时。将输入至定时控制单元182的、用于并行信号的时钟(P-CLK)提供至液晶单元104。
因此，在移动终端230中，由于可以经由一条同轴线缆来传送电源和串行信号(如视频图像信号)，因而仅一条线将操作单元108和显示单元102连接。因此，改进了显示单元102的活动性以使移动终端230变形为复杂的形状，从而在扩宽移动终端230的应用的同时改善了用户友好性。
(问题1的组织)
如上所述，当自由地改变操作单元108和显示单元102之间的相对位置关系时，并行传输***不适用于移动终端100。因此，在移动终端130中，可以通过提供串行器134和解串器138来执行视频图像信号的串行传输，因此可以扩宽显示单元102的活动范围。进一步，通过利用移动终端130中采用的编码***的特性，使用在将信号叠加到电源线上的同时传送该信号的***，由此改进了显示单元102的活动性。
如图3和4中所图示的那样，在移动终端130和230中，PLL单元180(在下文中缩写为PLL)用于再现接收到的串行信号的时钟。PLL从由曼彻斯特编码所编码的信号中提取时钟是必须的。然而，由于PLL的功耗并不小，因此当提供PLL时，增大了移动终端130和230的功耗。功耗的增大在小型装置(如移动电话)中变得麻烦。
因此，要求在解串器138侧不提供PLL的技术。根据此技术观点，设计了通过使用码来传送信号的新的信号传输***。该码不包括直流分量，并且在再现时钟时不需要PLL电路。在下文中，有时将信号传输***简称为新***。
2.基础技术1(新***)
下面描述通过码来传送信号的新的信号传输***(新***)，在该码中不包括直流分量并且可以在不利用PLL的情况下再现时钟。首先简要地描述AMI(Alternate Mark Inversion，交替传号反转)码，其在描述对新***进行编码的方法时变为基础。然后描述新***和编码方法中所涉及的移动终端300的功能配置。
(AMI码的信号波形)
参考图6简要地描述AMI码的信号波形和特性。图6是图示AMI码的信号波形的示例的说明性视图。在以下描述中，假设字母A是任何正数。
在AMI码中，由电位0表示数据0，并且由电位A或-A表示数据1。然而，电位A和电位-A交替地重复。即，当在由电位A表示数据1之后出现数据1时，由电位-A表示数据1。由于通过重复极性反转来表示数据，因此AMI码不包括直流分量。例如，可以将由PR(1，-1)、PR(1，0，-1)、PR(1，0，...，-1)等表示的局部响应***引用为具有与AMI码的特性类似的特性的码。将使用极性反转的传输码称为双极性码。也可以采用双码(dicode)***。这里以示例的方式来描述具有100％占空比的AMI码。
图6示意性地图示了具有比特间隔T1、T2、...和T14的AMI码。在图6中，数据1出现在比特间隔T2、T4、T5、T10、T11、T12和T14处。在电位A处于比特间隔T2的情况下，比特间隔T4变为电位-A，并且比特间隔T5变为电位A。因此，在对应于数据1的幅度中，正和负幅度交替地反转。这是极性反转。
另一方面，由电位0表示数据0的所有片段。虽然AMI码通过表达式不包括直流分量，但有时电位0连续地出现，如图6的比特间隔T6、...T9所图示的那样。当电位0连续出现时，难以在不使用PLL的情况下从信号波形中提取时钟分量。因此，在新***中使用了如下的技术：在该技术中，在AMI码(以及具有与AMI码的特性等效的特性的码)中包括时钟分量的同时执行传输。
(功能配置)
参考图7，描述该新***中所涉及的移动终端300的功能配置。图7是图示该新***中涉及的移动终端300的功能配置示例的说明性视图。然而，图7是主要图示串行器134和解串器138的功能配置的说明性视图，并且省略了其他组件的详细描述。在移动终端300中所包括的组件中，由相同的附图标记来指定具有基本上与移动终端130相同的功能配置的组件，并且省略了详细描述。
(串行器134)
参考图7，串行器134包括P/S转换单元152、LVDS驱动器156、PLL单元158、定时控制单元160和编码器312。移动终端300与移动终端130主要在编码器312的功能上不同。
如图7中所图示的那样，基带处理器110将并行信号(P-DATA)和用于并行信号的时钟(P-CLK)输入至串行器134。P/S转换单元152将输入到串行器134的并行信号转换为串行信号。将由P/S转换单元152转换的串行信号输入至编码器312。编码器312将首标添加到串行信号，并且通过预定的编码***来对该串行信号进行编码。
参考图8描述通过编码器312来产生编码信号的方法。图8是图示该新***中所涉及的编码***的示例的说明性视图。图8图示基于AMI码的码产生方法。新***不限于图8的码产生方法，而是可以将新***类似地应用于具有与AMI码的特性等效的特性的码。例如，可以将新***应用于诸如双极性码或局部响应***之类的编码***。
图8C的信号是由新***的编码方法所编码的信号。在图8C的信号中，由多个电位A1(-1，-3，1，3)来表示数据1，并且由不同于电位A1的多个电位A2(-2，2)来表示数据0。然而，形成信号以使得将极性反转，并且形成信号以使得不连续出现相同电位。例如，当参考连续出现在比特间隔T6、...和T9处的数据0的片段时，电位变为-2，2，-2和2。即使连续出现具有相同值的数据片段，也可以通过利用图8的码来检测上升沿和下降(trailing)沿以便再现时钟分量。
编码器312包括用于产生码的加法器ADD。如图8中所图示的那样，编码器312将输入的串行信号编码为AMI码(A)，以便将AMI码(A)输入至加法器ADD。编码器312还产生时钟(B)以便将时钟(B)输入至加法器ADD。时钟(B)具有AMI码的传输速率Fb的一半频率(2/Fb)。假设时钟具有N倍于AMI码的幅度(N＞1，在图8中N＝2)。编码器312通过利用加法器ADD将AMI码和时钟相加来产生码(C)。此时，在AMI码和时钟的边沿相互匹配的同时将AMI码和时钟同步地相加。
参考图7，将由编码器312编码的串行信号输入到LVDS驱动器156。LVDS驱动器156通过使用了LVDS的差分传输***而将输入的串行信号传送到解串器138。另一方面，将输入到串行器134的、用于并行信号的时钟输入到PLL单元158。PLL单元158根据用于并行信号的时钟产生用于串行信号的时钟，并且将用于串行信号的时钟输入到P/S转换单元152和定时控制单元160。定时控制单元160基于所输入的用于串行信号的时钟来控制编码器312的串行信号传输定时。
(解串器138)
参考图7，解串器138主要包括LVDS接收器172、S/P转换单元176、定时控制单元182、时钟检测单元332和解码器334。移动终端300的解串器138与移动终端130的解串器138的主要不同在于提供了未包括PLL的时钟检测单元332。
如图7中所图示的那样，通过使用了LVDS的差分传输***而将串行信号从串行器134传送到解串器138。LVDS接收器172接收串行信号。将由LVDS接收器172接收到的串行信号输入到解码器334和时钟检测单元332。解码器334参考输入的串行信号的首标来检测数据的导向部分，并且对于由编码器312中使用的编码***所编码的串行信号进行解码。
参考图8描述由解码器334执行的解码方法。如上所述，通过编码器312来以图8C的形式对串行信号进行编码。因此，解码器334可以通过确定信号的幅度是A1还是A2而将串行信号解码为原始串行信号。
图8C的四个阈值(L1，L2，L3和L4)用于在对应于数据1的幅度A1(-1，-3，1，3)和对应于数据0的幅度A1(-2，2)之间进行区分。因此，解码器334将输入信号的幅度与这四个阈值进行比较以便确定该幅度是幅度A1还是幅度A2，并且将该串行信号解码为原始串行信号。稍后描述解码处理(见图10到图13)。
参考图7，将解码器334解码的串行信号输入到S/P转换单元176。S/P转换单元176将输入的串行信号转换为并行信号(P-DATA)。将由S/P转换单元176转换的并行信号输出至液晶单元104。
另一方面，时钟检测单元332从输入信号中检测时钟分量。如上所述，将幅度和阈值L0(电位0)进行比较，以便通过利用图8C的码来确定幅度的极性，这允许基于极性反转的周期来检测时钟分量。因此，在时钟检测单元332中，在检测信号的时钟分量时未使用PLL。结果，可以降低解串器138的功耗。
将由时钟检测单元332检测到的时钟输入至解码器334和定时控制单元182。定时控制单元182基于从时钟检测单元332输入的时钟来控制接收定时。将输入至定时控制单元182的时钟(P-CLK)输出至液晶单元104。
因此，解串器138通过利用码而在不使用PLL的情况下检测时钟，在该码中不包括直流分量(见图9)并且可以根据极性反转的周期来再现时钟分量，从而可以大大地降低移动终端的功耗。例如，新***中使用的码的频谱具有图9的形状。在由编码器312的加法器ADD相加的时钟的Fb/2频率处出现线谱(line spectrum)。另外，也出现了AMI码的宽频谱。在该频谱中，在频率Fb、2Fb、3Fb、...处存在着零值点(null point)。
(详细的解码处理)
参考图10到图13描述新***中的详细解码处理。图10是图示时钟检测单元332的电路配置示例的说明性视图。图11是图示解码器334的电路配置示例的说明性视图。图12是图示用于确定数据的确定表的配置示例的说明性视图。图13是图示当应用新***时的接收信号波形(图13中图示了眼图(eyepattern))的说明性视图。
(时钟检测单元332的电路配置示例)
参考图10，通过比较器352来实现时钟检测单元332的功能。
将由新***编码的信号的幅度值作为输入数据输入至比较器352。当输入了输入数据时，比较器352将输入的幅度值与预定阈值进行比较。例如，比较器352确定输入数据是否大于该预定阈值。比较器352从新***的码(见图8C)中提取时钟。因此，使用阈值L0作为预定阈值。
例如，当输入数据大于预定阈值时，比较器352输出指示输入数据大于预定阈值的确定值(例如，1)。另一方面，当输入数据小于预定阈值时，比较器352输出指示输入数据小于预定阈值的确定值(例如，0)。将比较器352的输出结果作为时钟输入至解码器334和定时控制单元182。
(解码器334的电路配置示例)
参考图11，通过多个比较器354、356、358和360以及数据确定单元362来实现解码器334的功能。在数据确定单元362中提供存储单元364。在存储单元364中存储用于确定数据的确定表。
向多个比较器354、356、358和360设置相互不同的阈值。例如，向比较器354设置阈值L1，向比较器356设置阈值L2，向比较器358设置阈值L3，并向比较器360设置阈值L4。然而，如图8C中所图示，在阈值L1、L2、L3和L4之间保持着L1＞L2＞L3＞L4的关系。
将由新***编码的信号的幅度值作为输入数据输入至多个比较器354、356、358和360。此时，将同一输入数据并行地输入至多个比较器354、356、358和360。
当输入了输入数据时，比较器354将输入数据与阈值L1进行比较，以便确定该输入数据是否大于阈值L1。当该输入数据大于阈值L1时，比较器354输出指示该输入数据大于预定阈值L1的确定值(例如，1)。另一方面，当该输入数据等于或小于预定阈值L1时，比较器354输出指示输入数据等于或小于预定阈值L1的确定值(例如，0)。
类似地，比较器356将输入数据与阈值L2进行比较，以便确定该输入数据是否大于阈值L2。比较器358将输入数据与阈值L3进行比较，以便确定该输入数据是否大于阈值L3。比较器360将输入数据与阈值L4进行比较，以便确定该输入数据是否大于阈值L4。将从多个比较器354、356、358和360输出的确定值输入至数据确定单元362。
数据确定单元362基于从多个比较器354、356、358和360输出的确定值来确定由输入数据指示的比特值。此时，数据确定单元362参考存储在存储单元364中的、用于确定数据的确定表(见图12)，并且基于该确定表来确定由输入数据指示的比特值。图12以示例的方式图示用于确定数据的确定表。如图12中所图示的那样，在确定表中，比特值(0或1)与从多个比较器354、356、358和360输出的值的每一组合相关联。
例如，假设比较器354输出1的值。此时，输入数据大于阈值L1。如上所述，在阈值中限定了L1＞L2＞L3＞L4的关系。因此，比较器356、358和360输出1的值。参考图8C，比特值1与具有大于阈值L1的值的幅度对应。因此，在确定表中，描述了比较器354、356、358和360的1的所有输出值与比特值1的组合，同时将其彼此关联。
还考虑了其他的情形。为了方便，由d1、d2、d3和d4来表示比较器354、356、358和360的输出值，并且由(d1，d2，d3，d4)来表示各输出值的组合。例如，(d1，d2，d3，d4)＝(0，1，1，1)的组合意味着输入数据d具有L1＞d＞L2的关系。参考图8C，在输入数据d具有L1＞d＞L2的关系的情况下，比特值变为0。
类似地，(d1，d2，d3，d4)＝(0，0，1，1)的组合意味着输入数据d具有L2＞d＞L3的关系。参考图8C，在输入数据d具有L2＞d＞L3的关系的情况下，比特值变为1。(d1，d2，d3，d4)＝(0，0，0，1)的组合意味着输入数据d具有L3＞d＞L4的关系。参考图8C，在输入数据d具有L3＞d＞L4的关系的情况下，比特值变为0。(d1，d2，d3，d4)＝(0，0，0，0)的组合意味着输入数据d具有L4＞d的关系。参考图8C，在输入数据d具有L4＞d的关系的情况下，比特值变为1。
因此，可以将从比较器354、356、358和360输出的输出值与比特值的组合相互关联，图12图示总结该组合与比特值的相关性的确定表。数据确定单元362参考该确定表，并且基于从多个比较器354、356、358和360输出的输出值的组合来确定比特值。将由数据确定单元362确定的比特值输入至S/P转换单元176。
(问题2的组织)
如上所述，新***的码具有如下的优点：该码不包括直流分量，并且可以在不使用PLL电路的情况下再现时钟。因此，像移动终端230那样，可以在将信号叠加到直流电源上的同时将其进行传送，并且像移动终端300那样，不需要在接收侧提供PLL。以移动终端300的配置作为示例所描述的新***的技术涉及单向信号传输。
然而，在构成近来移动终端的显示单元102中，除了液晶单元104之外，还提供了多种装置。例如，在液晶单元104中提供触摸板，或者在液晶单元104中提供了相机或操作开关。因此，在移动仪器中，不仅将图像数据传送至液晶单元104，而且还将各种种类的数据从显示单元102传送至操作单元108。即，在移动终端中，需要在显示单元102和操作单元108之间双向地传送数据。
然而，当通过使用新***的码而省略操作单元108的PLL电路时，在将数据从操作单元108传送至显示单元102时，几乎不在显示单元102侧生成数据传输中所使用的时钟。另一方面，当在操作单元108中提供PLL电路时，如在(问题1的组织)中所描述的那样，产生了诸如增大的功耗和扩大的电路规模之类的问题。因此，设计了如下的技术：其能够基于新***的码的使用，在操作单元108中不提供PLL电路的情况下而将数据从操作单元108传送至显示单元102。
3.基础技术2(新***至双向传输的扩展；扩展***)
以下描述将新***中所涉及的数据传输方法扩展至双向传输的技术。在以下说明中，将根据该技术的数据传输***称为扩展***。扩展***涉及这样的双向传输技术：在该技术中，在不使用PLL电路的情况下从自操作单元108向显示单元102传送的信号中提取时钟，并且通过使用该时钟将信号从显示单元102传送至操作单元108。
(移动终端400的配置示例)
参考图14到图16，描述扩展***中所涉及的移动终端400的功能配置。图14是图示扩展***中所涉及的移动终端400的外观的说明性视图。图15是图示扩展***中所涉及的移动终端400的配置示例的说明性视图。图16是图示扩展***中所涉及的移动终端400的功能配置示例的说明性视图。然而，由相同的附图标记来指定基本上与移动终端130、230和300相同的功能配置，并且省略了重复描述。
(双向传输的必要)
参考图14，移动终端400主要包括显示单元102、连接单元106和操作单元108。在显示单元102中提供成像单元402和操作开关404。移动终端400是在显示单元102和操作单元108之间双向地传送数据的配置的示例。对于显示单元102中使用触摸板的配置，同样如此。
如同图2的移动终端130一样，在移动终端400的显示单元102中提供液晶单元104，并且将图像显示在液晶单元104上。将图像数据从操作单元108传送至显示单元102。显示单元102中所提供的成像单元402提供了拍摄景物的相机功能。当移动终端400用作音乐播放器时，显示单元102中提供的操作开关404是用于选择歌曲或者切换shuffle的操作部件。有时也将操作开关404用作情景模式(manner mode)选择器开关或者快门开关。
将成像单元402所拍摄的图像的数据从显示单元102传送至操作单元108。类似地，将通过对操作开关404进行操作而输出的操作信号从显示单元102传送至操作单元108。因而，在诸如移动终端400之类的电子仪器中，在显示单元102和操作单元108之间执行双向数据传输。因此，在本实施例的移动终端400中，将穿过连接单元106的传输线进行串行化，以便在充分地确保连接单元106的活动范围的同时来实现双向数据传输。
(功能配置)
下面参考图15和图16，描述扩展***中所涉及的移动终端400的功能配置。图15是图示扩展***中所涉及的移动终端400的整体配置的说明性视图。图16是图示在扩展***中所涉及的移动终端的功能配置中实现双向传输所需要的主要功能配置的说明性视图。
(整体配置)
参考图15，在移动终端400的显示单元102中提供液晶单元104、成像单元402、操作开关404和串行器/解串器408(SER/DES)。在移动终端400的操作单元108中提供基带处理器110和串行器/解串器406(SER/DES)。
图16的移动终端400与图2的移动终端130的不同之处在于：在显示单元102中提供成像单元402和操作开关404。另外，移动终端400与移动终端130的不同之处在于：以串行器/解串器406和408替换移动终端130的串行器134和解串器138。在下文中，有时将在操作单元108中提供的串行器/解串器406称为SER/DES(M)，将在显示单元102中提供的串行器/解串器408称为SER/DES(D)。
(从操作单元108至显示单元102)
下面描述从操作单元108提供至显示单元102的信号的流程。基带处理器110产生显示在液晶单元104上的图像数据的并行信号。串行器/解串器406将基带处理器110产生的并行信号转换为串行信号。经由穿过连接单元106的串行信号线而将由串行器/解串器408串行化的信号输入至在显示单元102中提供的串行器/解串器408。串行器/解串器408将经由串行信号线输入的串行信号转换为并行信号，并且将该并行信号输入到液晶单元104。
(从显示单元102至操作单元108)
下面描述从显示单元102提供至操作单元108的信号的流程。如上所述，从显示单元102提供至操作单元108的信号的示例包括成像单元402所拍摄的图像数据的信号以及通过对操作开关404进行操作而输出的操作信号。这里以示例的方式描述将成像单元402所拍摄的图像数据的信号进行传送的情况。串行器/解串器408将从成像单元402输出的并行信号转换为串行信号，并且经由穿过连接单元106的串行传输线将该串行信号输入至操作单元108的串行器/解串器406。串行器/解串器406将经由串行传输线输入的串行信号转换为并行信号，并且将该并行信号输入至基带处理器110。
在移动终端400中，经由上述流程在显示单元102和操作单元108之间实现了双向数据传输。将详细描述实现双向传输的串行器/解串器406和408的功能配置。
(详细的功能配置)
参考图16，图示了串行器/解串器406和408周围的移动终端400的功能配置。然而，省略图7(移动终端300)中所图示的部分配置(如P/S转换单元152)。如同图4的移动终端230一样，在移动终端400中采用了在将信号叠加在直流电源上的同时将其进行传送的配置。显然，扩展***中所涉及的技术的应用范围不限于将电源线用作传输部件的技术。
如上所述，移动终端400包括串行器/解串器406(SER/DES(M))和串行器/解串器408(SER/DES(D))。串行器/解串器406和408通过一条信号线(如同轴线缆)连接。该信号线用作将直流电源从操作单元108提供至显示单元102的电源线。在下文中，有时将SER/DES(M)简称为(M)，而将SER/DES(D)简称为(D)。
参考图16，串行器/解串器406(M)包括编码器412、驱动器414、合成器/分配器416、叠加单元418、接收器420和解码器422。串行器/解串器408(D)包括分离单元432、合成器/分配器434、接收器436、时钟检测单元438、解码器440、带通滤波器442(BPF)、编码器444和驱动器446。
(SER/DES(M)→SER/DES(D))
将描述用于将数据(TX DATA1)从串行器/解串器406(M)传送至串行器/解串器408(D)的处理。
如图16中所图示的那样，将传送数据(TX DATA1)和传送时钟(TX CLK1)输入至串行器/解串器406(M)。假设在将传送数据(TX DATA1)输入至编码器412的时候将传送数据(TX DATA1)进行串行化。将传送时钟(TX CLK1)输入编码器412和解码器422。当输入了传送数据(TX DATA1)和传送时钟(TXCLK1)时，编码器412将传送时钟(TX CLK1)添加到传送数据(TX DATA1)，以便像新***那样对传送数据进行编码。
当传送数据(TX DATA1)在由AMI码表示时具有Fb的传输速率时，编码器412像图8C的码那样产生新***的码。将由编码器412产生的码经由驱动器414输入至合成器/分配器416。合成器/分配器416是用于对通向编码器412的信号线和通向解码器422的信号线进行分配以便实现双向传输的部件。在传送数据时，将输入至合成器/分配器416的码输入至叠加单元418。
也将直流电源输入至叠加单元418。将输入至叠加单元418的码叠加在直流电源上。将由叠加单元418产生的叠加信号经由同轴线缆输入至串行器/解串器408(D)的分离单元432。分离单元432将输入的叠加信号分离为直流电源和码。将由分离单元432分离的直流电源提供至显示单元102。
另一方面，将由分离单元432分离的码输入至合成器/分配器434。合成器/分配器434是用于对通向解码器440的信号线和通向编码器444的信号线进行分配以便实现双向传输的部件。在接收数据时，将输入至合成器/分配器434的码经由接收器436输入至时钟检测单元438和解码器440。时钟检测单元438根据输入码来检测时钟。此时，时钟检测单元438通过与移动终端300的时钟检测单元332相同的方法来检测时钟。
在将由时钟检测单元438检测的时钟提供至液晶单元104的同时将其输入到解码器440。然而，由时钟检测单元438检测到的时钟(RX CLK2)具有Fb/2的频率。解码器440利用从时钟检测单元438输入的时钟(RX CLK2)，并且通过对输入码执行解码处理而产生接收数据(RX DATA2)。接收数据(RXDATA2)是与时钟检测单元438检测到的时钟(RX CLK2)同步的两比特的并行接收数据。因此，将解码器440所产生的接收数据(RX DATA2)输入到液晶单元104。
上面描述了用于将数据(TX DATA1)从串行器/解串器406(M)传送至串行器/解串器408(D)的处理。接下来将描述用于将数据(TX DATA2)从串行器/解串器408(D)传送至串行器/解串器406(M)的处理。
(SER/DES(D)→SER/DES(M))
如上所述，为了将数据(TX DATA2)从串行器/解串器408(D)传送至串行器/解串器406(M)，在串行器/解串器408(D)侧需要传送时钟。然而，当在串行器/解串器408(D)侧提供PLL电路以产生传送时钟时，增大了功耗。
因此，在扩展***中，将传送时钟从串行器/解串器406(M)提供至串行器/解串器408(D)。采用时分双工(TDD)***来在串行器/解串器406和408之间传送数据。因此，将时隙分为将数据从串行器/解串器406(M)正向传送至串行器/解串器408(D)的情况、以及以相反方向传送数据的情况。
在从串行器/解串器406(M)至串行器/解串器408(D)的数据传输中使用图8C的码。即使在串行器/解串器406(M)不传送数据的时间段中，串行器/解串器406(M)也将图8B的时钟信号连续地传送至串行器/解串器408(D)。即，即使在串行器/解串器408(D)传送数据的时间段中，也将具有频率(Fb/2)和幅度(2，-2)的时钟信号连续地传送至串行器/解串器408(D)。
因此，在传送数据时，串行器/解串器408(D)通过利用从串行器/解串器406(M)接收到的时钟信号来传送数据。将从串行器/解串器406(M)传送的时钟信号经由分离单元432、合成器/分配器434和接收器436输入至时钟检测单元438。时钟检测单元438从输入信号中检测时钟，以便将该时钟输入到带通滤波器442。由于在时钟检测单元438检测到的时钟中通常包括许多抖动，因此将时钟检测单元438检测到的时钟输入至带通滤波器442以便抑制抖动。
将通过带通滤波器442抑制了抖动的时钟输入至编码器444。将传送数据(TX DATA2)输入到编码器444。编码器444通过预定的***来对传送数据进行编码。然而，对传送数据(TX DATA2)进行传送的传输线被从串行器/解串器406传送时钟信号的传输线所共享。因此，需要将传送数据(TX DATA2)进行编码，以便与从带通滤波器442输出的时钟同步。在输入了图8B的时钟信号的情况下，对传送数据(TX DATA2)进行编码，以使得Fb/2的频率分量与时钟信号同步。
例如，在传送数据(TX DATA2)为1的情况下，编码器444在一个周期内输出具有幅度(1，-1)的向上凸起的脉冲。在传送数据(TX DATA2)为0的情况下，编码器444在一个周期内输出具有幅度(1，-1)的向下凸起的脉冲。此时，与传送数据(TX DATA2)对应的脉冲序列具有Fb/2的频率。因此，将传送数据(TX DATA2)编码为具有幅度(1，-1)的脉冲序列。将由编码器444编码的传送数据(TX DATA2)经由驱动器446输入到合成器/分配器434。
合成器/分配器434将从编码器444输入的、具有幅度(1，-1)的码与具有幅度(2，-2)的时钟进行相加。从串行器/解串器406(M)传送具有幅度(2，-2)的码。在传送数据(TX DATA2)为1的情况下，合成器/分配器434相加的码具有幅度(3，-3)，而在传送数据(TX DATA2)为0的情况下，该码具有幅度(1，-1)。经由分离单元432将合成器/分配器434产生的码传递至同轴线缆，并且将其传送至串行器/解串器406(M)。
在串行器/解串器406(M)中，将经由同轴线缆传送的传送数据(TX DATA2)的码经由叠加单元418、合成器/分配器416和接收器420输入至解码器422。解码器422基于输入码的幅度值对数据进行解码。例如，在幅度值为(3，-3)的情况下，确定数据具有比特值1。在幅度值为(1，-1)的情况下，确定数据具有比特值0。此时，解码器422通过使用在对传送数据(TX DATA1)进行传送时使用的传送时钟(TX CLK1)来对数据进行解码。
用于串行器/解串器408(D)的数据传输的时钟是从串行器/解串器406(M)传送的传送时钟。因此，解码器422无需从输入码中检测时钟。将由解码器422解码的数据(RX DATA1)和时钟(RX CLK1)被输入到基带处理器110。
上面描述了用于将数据(TX DATA2)从串行器/解串器408(D)传送至串行器/解串器406(M)的处理。因此，在不使用PLL的情况下实现了从串行器/解串器408(D)到串行器/解串器406(M)的数据传输。
(数据传输方法)
参考图7描述扩展***中所涉及的数据传输方法。图17是图示扩展***中所涉及的数据传输方法的示例的说明性视图。
图17图示由TDD(时分双工)***在串行器/解串器406和408之间传送的数据帧FL。数据帧FL包括用于将数据从串行器/解串器406(M)传送到串行器/解串器408(D)的时隙1(SL1；M→D)。数据帧FL还包括用于将数据从串行器/解串器408(D)传送到串行器/解串器406(M)的时隙2(SL2；D→M)。
数据帧FL具有帧长度Tf。帧长度Tf是基于在每一传输方向(M→D，D→M)上所需的传输速率而确定的。将时间段T1分配给时隙1(SL1；M→D)，并且将时间段T2分配给时隙2(SL2；D→M)。例如，在由成像单元402拍摄的图像数据量小于在液晶单元104上显示的图像数据量的情况下，关系T1＞T2成立。
图17图示在时隙1和2的部分(a)和(b)中传送的放大的码。在时隙1的部分(a)中，将码D1从串行器/解串器406(M)传送至串行器/解串器408(D)。因此，时间段(a)中传送的码D1是图8C的新***的码且具有六个幅度值。将与码D1中每一比特间隔的幅度值对应的比特值图示在码D1的下面。
另一方面，在时隙2的部分(b)中，将码D2从串行器/解串器408(D)传送至串行器/解串器406(M)。与码D2一起将时钟CLK图示在图17中。时钟CLK传送自串行器/解串器406(M)。因此，时钟CLK是具有传输速率Fb/2的时钟。如上所述，码D2是通过将时钟CLK与由具有幅度(1，-1)的多个脉冲(其凸起方向彼此不同)所表示的码进行同步相加而产生的。此时，在相加的时钟CLK中，抖动被带通滤波器442所抑制。
将数据以Fb的速率从串行器/解串器406(M)传送至串行器/解串器408(D)。然而，由于编码器444所获得的时钟具有Fb/2的传输速率，因此，将数据以Fb/2的速率从串行器/解串器408(D)传送至串行器/解串器406(M)。将与每一比特间隔对应的比特值图示在码D2的下面。通过同时参考比特值和时钟CLK而发现码D2具有Fb/2的传输速率。
然而，在时隙2的时间段中，将从串行器/解串器406(M)传送的时钟设置为Fb/2的传输速率，这允许将码D2设置为Fb的传输速率。时钟具有Fb/2的传输速率的原因在于：用于产生在时隙1的时间段中传送的码D1的处理中使用的时钟被连续地传送至串行器/解串器408(D)。因此，在每一时隙中，无需改变在串行器/解串器406(M)中生成的时钟的频率。因此，可以依据该情形而适当地改变在时隙2的数据传输中使用的时钟速率。
(问题3的组织)
上面描述了扩展***中所涉及的信号传输方法。在扩展***中，将TDD***用在操作单元108侧与显示单元102侧之间的数据传输中。无论传输方向如何，都将时钟从操作单元108侧(串行器/解串器406(M))提供至显示单元102侧(串行器/解串器408(D))。通过使用时钟而从显示单元102侧(串行器/解串器408(D))传送数据。因此，无需在显示单元102侧(串行器/解串器408(D))提供PLL，从而在经由串行传输线实现双向传输的同时，通过未安装PLL的部分，可以降低功耗。
然而，由于采用了TDD***，因此未完全执行双工传输，并且根据每一传输方向中的传输比率(transmission ratio)而降低传输速率。在移动电话中，从显示单元102传送至操作单元108的数据量不是那么大。然而，由于随着增大液晶单元104的密度以及随着提高帧速而增大了从操作单元108传送至显示单元102的数据量，因而需要尽可能地提高传输速率。因此，在稍后提到的实施例中，提出了在时间轴上将双向传送的信号进行多路复用以便实现完全的双工传输的技术(而非TDD***)。
4.实施例
下面描述本发明的实施例。本实施例涉及这样的***：在该***中，在将从操作单元108传送至显示单元102的信号与从显示单元102传送至操作单元108的信号进行同步合成的同时将这两个信号进行传送，以便解决问题3的组织的技术问题。本实施例还涉及这样的技术：通过从在显示单元102和操作单元108中同步合成信号的同时传送的该信号中减去自身的传送信号，来提取从另一侧传送的信号。在本实施例中还采用了通过新***对传送数据进行编码的技术。因此，在本实施例中，可以在将传送数据添加至直流电源的同时对其进行传送，并且可以在接收侧不提供PLL的情况下再现时钟。
4-1.移动终端500的功能配置
首先参考图18，描述本实施例的移动终端500的功能配置。图18是图示根据本实施例的移动终端500的功能配置的说明性视图。图18是图示在本实施例的移动终端500的功能配置中实现双工传输所需的主要功能配置的说明性视图。因此，可以添加移动终端400中包括的其他组件。然而，由相同的附图标记来指定基本上与移动终端400相同的功能配置，并且省略重复的描述。
参考图18，移动终端500包括串行器/解串器406(SER/DES(M))和串行器/解串器408(SER/DES(D))。串行器/解串器406和408通过一条信号线(如同轴线缆)连接。该信号线还用作将直流电源从操作单元108提供至显示单元102的电源线。移动终端500的串行器/解串器406和408具有与移动终端400的串行器/解串器406和408类似的配置。
串行器/解串器406(M)包括编码器412、驱动器414、合成器/分配器416、叠加单元418、接收器420和解码器502。串行器/解串器408(D)包括分离单元432、合成器/分配器434、接收器436、时钟检测单元438、解码器504、带通滤波器442(BPF)、编码器444和驱动器446。移动终端500与移动终端400在解码器502和解码器504的功能配置上不同。移动终端500与移动终端400的不同之处还在于：将传送信号从编码器412输入至解码器502，并且将传送信号从编码器444输入至解码器504。
(SER/DES(M)→SER/DES(D))
首先描述用于将数据(TX DATA1)从串行器/解串器406(M)传送至串行器/解串器408(D)的处理。在本实施例中，由于执行数据的双工传输，因此在传送数据的同时接收数据。为了方便，用于将数据从串行器/解串器406(M)传送至串行器/解串器408(D)的处理与用于将数据从串行器/解串器408(D)传送至串行器/解串器406(M)的处理彼此分离。然而，注意，在时间轴上并未将处理的片段分离。
如图18中所图示的那样，将传送数据(TX DATA1)和传送时钟(TX CLK1)输入至串行器/解串器406(M)。假设在将传送数据(TX DATA1)输入至编码器412的时候将传送数据(TX DATA1)进行串行化。将传送时钟(TX CLK1)输入到编码器412和解码器502。当输入了传送数据(TX DATA1)和传送时钟(TXCLK1)时，像所述新***那样，编码器412通过将传送时钟(TX CLK1)加到传送数据(TX DATA1)来对传送的数据进行编码。
当传送数据(TX DATA1)在由AMI码表示时具有Fb的传输速率时，编码器412通过新***产生与图8C的码类似的码。将由编码器412产生的码经由驱动器414输入至合成器/分配器416。此时，也将由编码器412产生的码输入至解码器502。输入至解码器502的码用于对接收数据进行解码。将输入至合成器/分配器416的码输入至叠加单元418。
经由合成器/分配器416，与从编码器412输入的码一起，将直流电源输入至叠加单元418。将输入至叠加单元418的码叠加在直流电源上。将由叠加单元418产生的叠加信号经由同轴线缆输入至串行器/解串器408(D)的分离单元432。分离单元432将输入的叠加信号分离为直流电源和码。将由分离单元432分离的直流电源提供至显示单元102。
另一方面，将由分离单元432分离的码输入至合成器/分配器434。将输入至合成器/分配器434的码经由接收器436输入至时钟检测单元438和解码器504。时钟检测单元438从输入码中检测时钟。此时，如同移动终端300中包括的时钟检测单元332一样，时钟检测单元438基于该码的极性反转周期来检测时钟。
在将由时钟检测单元438检测到的时钟提供至液晶单元104的同时将其输入到解码器504。然而，由时钟检测单元438检测的时钟(RX CLK2)具有Fb/2的频率。解码器504通过利用从时钟检测单元438输入的时钟(RX CLK2)来对输入码执行解码处理以产生接收数据(RX DATA2)。然而，在串行器/解串器408(D)和串行器/解串器406(M)之间执行数据的双工传输的情况下，在同轴线缆中将信号多路复用。因此，解码器504将接收数据的码进行分离是必须的。
编码器444将传送数据的码输入至解码器504，以便将接收数据进行分离。解码器504从经由合成器/分配器434和接收器436输入的码中减去通过编码器444输入的传送数据的码。解码器504通过利用从时钟检测单元438输入的时钟(RX CLK2)来对经由减法处理所提取的接收信号的码执行解码处理，以便产生接收数据(RX DATA2)。接收数据(RX DATA2)是与时钟检测单元438检测到的时钟(RX CLK2)同步的两比特并行接收数据。将由解码器504解码的接收数据(RX DATA2)输入至液晶单元104。
上面描述了用于将数据(TX DATA1)从串行器/解串器406(M)传送至串行器/解串器408(D)的处理。接下来将描述用于将数据(TX DATA2)从串行器/解串器408(D)传送至串行器/解串器406(M)的处理。
(SER/DES(D)→SER/DES(M))
例如，将如图18中所图示的、不包括直流分量的码用于把数据从串行器/解串器408(D)传送至串行器/解串器406(M)。串行器/解串器408(D)通过利用由时钟检测单元438检测到的时钟来传送数据。在本实施例中，假设通常将包括时钟的信号或者仅时钟从串行器/解串器406(M)传送到串行器/解串器408(D)。
如上所述，时钟检测单元438基于输入码的极性反转周期来检测时钟。将由时钟检测单元438检测到的码经由带通滤波器442输入至编码器444。促使该码穿过带通滤波器F442以便抑制时钟中所包括的抖动。除了时钟之外，还将传送数据(TX DATA2)输入到编码器444。编码器444通过预定的***来对传送数据(TX DATA2)进行编码。如图18中所图示，将传送数据(TXDATA2)编码为不包括直流分量的码(如ASK码)的***用作所述预定***。
例如，在数据1的情况下，传送数据(TX DATA2)具有幅度(1，-1)，而在数据0的情况下，通过具有幅度0的码来对传送数据(TX DATA2)进行编码。对传送数据(TX DATA2)进行编码以使得其与从带通滤波器442输出的时钟同步。在输入图8B的时钟信号的情况下，对传送数据(TX DATA2)进行编码以使得Fb/2的频率分量与时钟同步。将由编码器444编码的传送数据(TXDATA2)经由驱动器446输入至合成器/分配器434。
在合成器/分配器434中，在边沿相互匹配的同时，将从编码器444输入的、具有幅度(1，0，-1)的码和从串行器/解串器406(M)传送的码同步地相加。将由合成器/分配器434同步相加的码经由同轴线缆传送至串行器/解串器406(M)。将经由同轴线缆传送的码经由串行器/解串器406(M)中所包括的叠加单元418、合成器/分配器416和接收器420输入至解码器502。
解码器502基于输入码的幅度值来对数据进行解码。然而，输入码包括由串行器/解串器406(M)传送的传送数据的码。因此，解码器502从接收码中减去从编码器412输入的传送数据的码，由此提取串行器/解串器408(D)所传送的传送数据的码。然后解码器502通过利用用以对传送数据(TX DATA1)进行传送的传送时钟(TX CLK1)而对来自所提取的码的数据进行解码。将由解码器502解码的数据(RX DATA1)输入至基带处理器110。
上面描述了用于将数据(TX DATA2)从串行器/解串器408(D)传送至串行器/解串器406(M)的处理。因此，在对码多路复用的同时在传输路径上传送该码，并且在每一侧均减去了传送数据的码，这允许在串行器/解串器408(D)和串行器/解串器406(M)之间执行双工传输。在双工传输的情况下，在不使用PLL的情况下实现了从串行器/解串器408(D)到串行器/解串器406(M)的数据传输。
4-2.双工传输码
参考图19，描述用于传输路径中的双工传输的码的波形以及由解码器502和504执行的解码方法。图19是图示用于本实施例的双工传输的码的示例的说明性视图。
通过新***的编码方法来对图19的码(X)进行编码。例如，码(X)由编码器412产生，并被传送至串行器/解串器408(D)。在该码中，由多个电位A1(-1、-3、1、-3)来表示数据1，并且由不同于电位A1的的多个电位A2(-2、2)来表示数据0。形成该码以使得在时钟的每半个周期中将极性反转，并且形成该码以使得相同的电位不连续出现。即，码(X)具有与图8C的码相同的形状。
图19的码(Y)由编码器444产生并被传送至串行器/解串器406(M)。通常，从显示单元102传送至操作单元108的数据量小于从操作单元108传送至显示单元102的数据量。因此，假设将传送至串行器/解串器406(M)的码的传输速率设置为Fb/2的传输速率，其小于码(X)的传输速率Fb。
假设码(Y)具有如下的波形：在该波形中，由两比特的幅度(1，-1)来表示数据1，而由幅度0来表示数据0。可以将该码看作为ASK码。码(Y)的频谱具有与图9的形状类似的形状。即，码(Y)的频谱不具有直流分量，而是码(Y)在频率Fb/2处具有线谱，并且码(Y)在频率Fb处变为零值(null)。如上所述，在码(X)上同步地多路复用码(Y)的同时，将码(Y)传送到串行器/解串器406(M)。
经由同一传输路径传送码(X)和码(Y)。因此，在传输路径中，将码(X)和码(Y)相加并且将其改变到码(Z)的信号。在码(Z)中，与码(X)相比，最大幅度的绝对值加宽了1，并且信号具有八个幅度值4，3，2，1，-1，-2，-3和-4。例如，与码(Z)对应的接收信号的眼图变为图21的波形。如图21中所图示的那样，发现电平在正和负幅度中增加了1。
因而，为了确定码(Z)的每一幅度值，需要提供七个阈值L0到L6。然而，阈值L0到L4用于确定码(X)的幅度值(见图8)。阈值L5和L6是新提供的。如同码(X)一样，在每个1/Fb中的正和负方向上，码(Z)跨越(stride)幅度值0。因此，可以通过使用阈值L0确定码(Z)来检测时钟。
参考图20，描述用于确定与码(Z)、码(X)和码(Y)的每一幅度值对应的数据值的解码器502和506的电路配置。图20是图示确定码(X)和码(Y)的每一幅度值以解码数据的确定电路的示例的说明性视图。然而，在将该电路配置应用于解码器502的情况下，无需提供提取时钟的比较器532。
如图20中所图示，在确定电路中提供了用于提取时钟的比较器532和用于提取数据的六个比较器534、536、538、540、542和544。在确定电路中还提供了运算电路546。运算电路546将比较器534、536、538、540、542和544的输出信号转换为幅度值，并且从幅度值中减去码(Y)或码(X)的幅度值。在确定电路中还提供了确定电路548。确定电路548基于运算电路546的输出结果来确定码(X)或码(Y)的数据。
将码(Z)作为接收数据输入至比较器532。如上所述，提供比较器532以从码(Z)中提取时钟。向比较器532设置阈值L0以便提取时钟。因此，当将码(Z)输入至比较器532时，检测码(Z)的极性反转周期以便输出时钟分量。将从比较器532输出的时钟分量输入至运算电路546和确定电路548。在将确定电路应用于解码器502的情况下，由于将用于产生码(X)的时钟输入至解码器502，因此用于提取时钟的比较器532是不必须的。
将码(Z)输入至用于提取数据的比较器534、536、538、540、542和544。分别向比较器534、536、538、540、542和544设置用于提取数据的阈值L1、L2、L3、L4、L5和L6。比较器534、536、538、540、542和544将用于提取数据的阈值L1、L2、L3、L4、L5和L6与码(Z)的幅度进行比较，并且将比较结果输入至运算电路546。运算电路546将比较器534、536、538、540、542和544的输出结果转换为八个幅度值4、3、2、1、-1、-2、-3和-4。
将传送数据的码(X)或码(Y)的幅度值从编码器412或编码器444输入至运算电路546。此时，运算电路546从经由转换处理获得的码(Z)的幅度值中减去输入码(X)或码(Y)的幅度值。在对于解码器502的应用的情况下，从码(Z)的幅度值中减去码(X)的幅度值，并且输出码(Y)的幅度值。另一方面，在对于解码器504的应用的情况下，从码(Z)的幅度值中减去码(Y)的幅度值，并且输出码(X)的幅度值。
将从运算电路546输出的幅度值输入到确定电路548。确定电路548执行用于将从运算电路546输出的幅度值转换为数据0或1的处理。如上所述，将数据值1分配给码(X)的幅度值-3，-1，1和3，并且将数据值0分配给码(X)的幅度值-2和2。另一方面，将数据值1分配给码(Y)的幅度值-1和1，并且将数据值0分配给码(Y)的幅度值0。因此，确定电路548基于预定的编码规则将幅度值转换为数据值。将由确定电路548转换的数据值输出为解码数据。
参考图19，如上所述，通过使用阈值来确定码(Z)的幅度值，并且从确定结果中减去与传送数据对应的码(X)或码(Y)的幅度值，这允许与接收数据对应的码(Y)或码(X)的幅度值的提取。因此，可以不是以模拟电平而是以数字电平来执行减法处理。即，可以执行图19的同步加法处理的逆处理。根据通过执行减法处理所获得的结果，可以容易地检测期望数据值。
上面描述了本实施例的移动终端500的功能配置、用于双工传输的码的配置、数据编码方法和数据解码方法。在本实施例中，假设在传输路径中将从操作单元108传送至显示单元102的信号和从显示单元102传送至操作单元108的信号进行多路复用，并且同时实现了双向数据传输。结果，没有产生作为时分传输***中的问题的传输速率恶化，并且实现了高速数据传输。
4-3.总结
最后，简要地总结本实施例的移动终端的功能配置以及通过该功能配置所获得的效果。
将本实施例的移动终端的功能配置表示如下。移动终端包括与操作单元108对应的第一模块以及与显示单元102对应的第二模块。
第一模块包括：第一数据信号产生单元，其将第一传送数据编码为波形以便产生第一数据信号。在该波形中，不包括直流分量，并且在时钟的每半个周期中反转极性。如上所述，第一数据信号不包括直流分量，从而可以在将第一数据信号叠加在从直流电源提供的电源信号上的同时传送第一数据信号。第一数据信号包括极性被反转的时钟分量。因此，通过检测第一数据信号中包括的极性反转周期，可以在不使用PLL的情况下再现时钟。
第一模块包括第一信号发送单元，其将第一数据信号发送至第二模块。例如，第一信号发送单元是用于将第一数据信号发送至经由一条同轴线缆连接的第二模块的部件。第一模块包括信号相减单元，其从接收自第二模块的信号中减去第一数据信号。当第二模块在将另一信号多路复用至第一信号发送单元发送的第一数据信号的同时经由传输路径传送另一信号时，信号相减单元从多个信号中提取另一信号。第一模块包括信号相减单元，从而可以在发送第一数据信号的同时以多路复用的方式从第二模块传送另一信号。信号相减单元可以从接收自第二模块的信号的数字数据中减去第一数据信号的数字数据。
另一方面，第二模块包括时钟检测单元，其基于从第一模块接收到的第一数据信号的极性反转周期来检测时钟。如上所述，第一数据信号包括极性被反转的时钟分量。因此，时钟检测单元检测极性反转周期，这允许通过第二模块在不使用PLL的情况下再现时钟。第二模块包括第二数据信号产生单元，其通过使用由时钟检测单元检测到的时钟而将第二传送数据编码为不包括直流分量的波形，从而产生第二数据信号。数据信号产生单元是用于产生第二数据信号的部件，其中在从第一模块传送第一数据信号时，在将所述第二数据信号多路复用至第一数据信号的同时传送第二数据信号。如上所述，第二数据信号包括未包含直流分量的波形。因此，即使在经由诸如直流信号的电源线之类的传输线来传送第一数据信号的情况下，也可以在传输线中对第二数据信号进行多路复用。
第二模块包括第二信号发送单元，其在将第二数据信号同步地加到发送自第一模块的第一数据信号的同时将第二数据信号发送至第一模块。信息处理设备旨在实现第一和第二模块之间的双工传输。因此，在传输路径中对第一和第二数据信号进行多路复用的同时来传送该第一和第二数据信号。显然，在第一和第二模块两者中，需要从多个信号中提取接收信号。因此，第二数据信号在与第一数据信号同步的同时而被第二信号发送单元进行传送。结果，第一模块的信号相减单元从传输路径中多路复用的信号中减去第一数据信号，由此容易地提取第二数据信号。在该配置中，可以在第一和第二模块之间执行双工传输，以便同时实现双向数据传输。
第一数据信号产生单元可以包括以下数据编码单元和同步相加单元。数据编码单元将第一传送数据编码为具有Fb的传输速率的码以产生编码信号。该码不包括直流分量。在该码中，由多个第一幅度值表示第一比特值，并且由不同于第一幅度值的第二幅度值来表示不同于第一比特值的第二比特值。同步相加单元通过将时钟同步地加到编码信号来产生第一数据信号。时钟具有Fb/2的传输速率，并且时钟具有比编码信号的幅度更大的幅度。因此，将时钟同步地加到不包括直流分量的码，从而产生具有该波形的第一数据信号。结果，可以在将第一数据信号叠加到直流上的同时将其进行传送，并且可以在第二模块中不使用PLL的情况下再现时钟。
第一模块可以进一步包括信号叠加单元，其通过将从直流电源提供的电源信号叠加在第一数据信号上来产生叠加信号。在这些情况下，第一信号发送单元将叠加信号发送至第二模块。第二模块进一步包括信号分离单元，其将从第一模块接收到的叠加信号分离为电源信号和第一数据信号。如上所述，由于第一数据信号不包括直流分量，因此可以在将第一数据信号叠加在直流上的同时将其进行传送。在采用传输***的情况下，在第一模块中提供信号叠加单元，并且在第二模块中提供信号分离单元。
第二数据信号产生单元可以通过将第二传送信号编码为具有Fb/2的传输速率的ASK码来产生第二数据信号。信号处理设备可以是包括机身单元和显示单元(其通过活动构件而连接)的移动仪器。在这些情况下，第一模块是至少并入了算术处理装置的机身部分。第二模块是至少并入了显示屏幕的显示单元。通常，机身部分的算术处理装置产生显示在显示单元的显示屏幕上的图像数据，并且将数据图像传送至显示单元。另一方面，在显示单元中，除了显示屏幕之外，有时还提供另一数据输入部件。然而，由于从另一数据输入部件传送的数据量小于图像数据量，因此不太需要高速数据传输。如上所述，有时将第二数据信号的传输速率设置为Fb/2(其为第一数据信号的传输速率Fb的一半)。因此，频繁地将第一模块用作机身部分，同时将第二模块用作显示单元。
(备注)
编码器412是第一数据信号产生单元的示例。驱动器414、合成器/分配器416和叠加单元418是第一信号发送单元的示例。解码器502是信号相减单元的示例。串行器/解串器406(操作单元108)是第一模块的示例。编码器444是第二数据信号产生单元的示例。驱动器446和合成器/分配器434是第二信号发送单元的示例。驱动器414是数据编码单元和同步相加单元的示例。叠加单元418是信号叠加单元的示例。分离单元432是信号分离单元的示例。移动终端500是移动仪器的示例。操作单元108是机身部分的示例。连接单元106是活动构件的示例。液晶单元104是显示屏幕的示例。移动仪器的示例包括移动电话、手持游戏机、成像设备、笔记本个人计算机、电子辞典、打印机、传真机和家用信息装置。除此之外，将本实施例的技术适当地应用于如下的电子仪器：在该电子仪器中包括了活动部分，并且在经由活动部分连接的至少两个组件之间生成电源和数据传输。
本领域技术人员应该理解，依据设计需求和其他因素，可以出现各种修改、组合、部分组合和变更，只要其在所述权利要求或其等效物的范围之内即可。
例如，在本实施例中，AMI码用作输入至加法器ADD的码。然而，本发明的技术不限于AMI码。如上所述，在本发明的技术中可以采用由码PR(1，-1)、PR(1，0，-1)、PR(1，0，......0，-1)等表示的各种双极性码和局部响应***。可以适当地采用利用极性反转的编码***。可以通过比特移位来产生这些码。因此，可以关于码产生方法进行各种修改。
本申请包含与2008年11月5日向日本专利局提交的日本优先权专利申请JP 2008-284355中公开的主题有关的主题，在此通过引用并入其全部内容。

Claims (7)

1.一种信息处理设备，包含：
第一模块；以及
第二模块，
其中，所述第一模块包括：
第一数据信号产生单元，其通过将第一传送数据编码为一波形来产生第一数据信号，所述波形不包括直流分量，所述波形的极性在时钟的每半个周期中被反转；
第一信号发送单元，其将所述第一数据信号发送至第二模块；以及
信号相减单元，其从接收自所述第二模块的信号中减去所述第一数据信号，以及
第二模块包括：
时钟检测单元，其基于从所述第一模块接收到的所述第一数据信号的极性反转周期来检测所述时钟；
第二数据信号产生单元，其通过使用由所述时钟检测单元检测到的时钟而将第二传送数据编码为一波形，来产生第二数据信号，所述波形不包括直流分量；以及
第二信号发送单元，其在将所述第二数据信号同步地添加至从所述第一模块发送的所述第一数据信号的同时，将所述第二数据信号发送至所述第一模块。
2.如权利要求1所述的信息处理设备，其中，所述第一数据信号产生单元包括：
数据编码单元，其将所述第一传送数据编码为码以产生编码信号，所述码具有Fb的传输速率，所述码不包括直流分量，由多个第一幅度值来表示第一比特值，由不同于所述第一幅度值的第二幅度值来表示不同于所述第一比特值的第二比特值；以及
同步相加单元，其通过将时钟同步地添加至所述编码信号来产生所述第一数据信号，所述时钟具有Fb/2的传输速率且具有比所述编码信号的幅度更大的幅度。
3.如权利要求2所述的信息处理设备，其中，所述第二数据信号产生单元通过将所述第二传送数据编码为具有Fb/2的传输速率的幅移键控ASK码来产生所述第二数据信号。
4.如权利要求1所述的信息处理设备，其中，所述第一模块进一步包括信号叠加单元，其通过将从直流电源提供的电源信号叠加在所述第一数据信号上来产生叠加信号，
所述第一信号发送单元将所述叠加信号发送至所述第二模块，以及
所述第二模块进一步包括信号分离单元，其将从所述第一模块接收到的所述叠加信号分离为所述电源信号和所述第一数据信号。
5.如权利要求4所述的信息处理设备，其中，所述信息处理设备是包括通过活动构件连接的机身部分和显示部分的移动仪器，
所述第一模块对应于至少并入了算术处理单元的所述机身部分，以及
所述第二模块对应于至少并入了显示屏幕的所述显示部分。
6.如权利要求1所述的信息处理设备，其中，所述信号相减单元从接收自所述第二模块的信号的数字数据中减去所述第一数据信号的数字数据。
7.一种双工传输方法，包括以下步骤：
使用第一模块来通过将第一传送数据编码为一波形而产生第一数据信号，所述波形不包括直流分量，所述波形的极性在时钟的每半个周期上被反转；
使用所述第一模块而将所述第一数据信号发送至第二模块；
基于从所述第一模块接收到的所述第一数据信号的极性反转周期，通过使用所述第二模块来检测所述时钟；
通过使用所述第二模块，以所述时钟检测单元检测到的时钟而将第二传送数据编码为一波形，来产生第二数据信号，所述波形不包括直流分量；
在将所述第二数据信号同步地添加至从所述第一模块发送的所述第一数据信号的同时，通过使用所述第二模块而将所述第二数据信号发送至所述第一模块；以及
通过使用所述第一模块从接收自所述第二模块的信号中减去所述第一数据信号来提取所述第二数据信号。
CN2009102118577A 2008-11-05 2009-11-05 信息处理设备和双工传输方法 Expired - Fee Related CN101742723B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008284355A JP4877312B2 (ja) 2008-11-05 2008-11-05 情報処理装置、及び全二重伝送方法
JP284355/08 2008-11-05

Publications (2)

Publication Number Publication Date
CN101742723A true CN101742723A (zh) 2010-06-16
CN101742723B CN101742723B (zh) 2013-06-19

Family

ID=41680637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102118577A Expired - Fee Related CN101742723B (zh) 2008-11-05 2009-11-05 信息处理设备和双工传输方法

Country Status (4)

Country Link
US (1) US8223675B2 (zh)
EP (1) EP2184899A1 (zh)
JP (1) JP4877312B2 (zh)
CN (1) CN101742723B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103841068A (zh) * 2012-11-22 2014-06-04 爱思开海力士有限公司 发送器电路、接收器电路和发送/接收***
CN110830045A (zh) * 2019-11-08 2020-02-21 深圳市国微电子有限公司 双工通信电路及装置
CN113612955A (zh) * 2021-08-09 2021-11-05 北京数码视讯技术有限公司 多接口转换装置
CN114008984A (zh) * 2019-07-08 2022-02-01 欧姆龙株式会社 控制程序以及方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147943A (ja) * 2008-12-19 2010-07-01 Sony Corp 情報処理装置、及び信号伝送方法
WO2013043661A1 (en) 2011-09-21 2013-03-28 Magna Electronics, Inc. Vehicle vision system using image data transmission and power supply via a coaxial cable
WO2013081985A1 (en) * 2011-11-28 2013-06-06 Magna Electronics, Inc. Vision system for vehicle
JP5801231B2 (ja) * 2012-03-22 2015-10-28 株式会社東芝 伝送システム、復号装置、メモリコントローラおよびメモリシステム
US8781022B1 (en) * 2013-03-01 2014-07-15 Au Optronics Corporation Methods for multi-level data transmission
US10470180B2 (en) 2018-01-24 2019-11-05 Shure Acquisition Holdings, Inc. Wireless microphone system
US11616861B1 (en) * 2021-09-29 2023-03-28 Nxp B.V. Symmetry receiving differential manchester encoding

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3369181A (en) * 1964-03-18 1968-02-13 Noel B. Braymer System for transmitting digital data via pulse doublets
US3993867A (en) * 1974-10-15 1976-11-23 Motorola, Inc. Digital single signal line full duplex method and apparatus
US4598396A (en) 1984-04-03 1986-07-01 Itt Corporation Duplex transmission mechanism for digital telephones
US4638473A (en) * 1984-12-28 1987-01-20 Gte Laboratories Incorporated Two wire bidirectional digital transmission system
JPS61239755A (ja) * 1985-04-16 1986-10-25 Nec Corp デイジタル信号伝送システム
JPS62135245A (ja) * 1985-12-05 1987-06-18 Fuji Electric Co Ltd 誘導機のかご形回転子
GB2185663B (en) 1986-01-16 1989-10-25 Stc Plc 3 level line transmission code
JPH03109843A (ja) 1989-09-25 1991-05-09 Ricoh Co Ltd Ｏａ機器間の信号伝送方法
GB2242105B (en) 1990-03-16 1994-02-16 Stc Plc Multi-level linecoding
JP3109843B2 (ja) 1991-02-12 2000-11-20 キヤノン株式会社 焦点検出装置
JPH07264250A (ja) * 1994-03-17 1995-10-13 Nissan Motor Co Ltd シリアルデータ伝送装置
JP3214482B2 (ja) 1999-02-15 2001-10-02 日本電気株式会社 Ａｍｉ符号を用いたデータ重畳装置及びその重畳方法
WO2001054208A2 (en) * 2000-01-20 2001-07-26 Koninklijke Philips Electronics N.V. Piezoelectric transformer and assembly including such a transformer
KR100374605B1 (ko) * 2000-10-25 2003-03-04 삼성전자주식회사 그래픽 신호의 광 전송장치 및 방법
JP3905703B2 (ja) * 2000-11-29 2007-04-18 株式会社ルネサステクノロジ データプロセッサ及びデータ処理システム
US7221711B2 (en) * 2002-03-27 2007-05-22 Woodworth John R Multilevel data encoding and modulation technique
JP4254492B2 (ja) * 2003-11-07 2009-04-15 ソニー株式会社 データ伝送システム、データ送信装置、データ受信装置、データ伝送方法、データ送信方法及びデータ受信方法
ITMI20050462A1 (it) 2005-03-21 2006-09-22 Forem Srl Interfaccia di cavo per segnali bidirezionali ad alta velocita'
JP4548508B2 (ja) * 2008-04-23 2010-09-22 ソニー株式会社 情報処理装置、及び信号伝送方法
JP2010041093A (ja) * 2008-07-31 2010-02-18 Sony Corp 情報処理装置、及び双方向伝送方法
JP2011015071A (ja) * 2009-06-30 2011-01-20 Sony Corp 信号処理装置、情報処理装置、多値符号化方法、及びデータ伝送方法
JP2011041142A (ja) * 2009-08-17 2011-02-24 Sony Corp 情報処理装置、及び信号伝送方法
EP2383948B1 (en) * 2009-11-13 2018-07-11 Panasonic Intellectual Property Management Co., Ltd. Interface circuit, and interface system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103841068A (zh) * 2012-11-22 2014-06-04 爱思开海力士有限公司 发送器电路、接收器电路和发送/接收***
CN114008984A (zh) * 2019-07-08 2022-02-01 欧姆龙株式会社 控制程序以及方法
CN114008984B (zh) * 2019-07-08 2024-04-05 欧姆龙株式会社 计算机可读存储介质以及管理方法
CN110830045A (zh) * 2019-11-08 2020-02-21 深圳市国微电子有限公司 双工通信电路及装置
CN113612955A (zh) * 2021-08-09 2021-11-05 北京数码视讯技术有限公司 多接口转换装置

Also Published As

Publication number Publication date
US20100110939A1 (en) 2010-05-06
EP2184899A1 (en) 2010-05-12
JP2010114574A (ja) 2010-05-20
JP4877312B2 (ja) 2012-02-15
US8223675B2 (en) 2012-07-17
CN101742723B (zh) 2013-06-19

Similar Documents

Publication Publication Date Title
CN101742723B (zh) 信息处理设备和双工传输方法
CN101640948B (zh) 信息处理设备和双向传输方法
CN101617494B (zh) 三相极性编码串行接口
US8625706B2 (en) Signal processing apparatus, information processing apparatus, multilevel coding method, and data transmission method
CN101997551B (zh) 编码设备、信息处理设备、编码方法和数据传输方法
US8402355B2 (en) Signal processing device and error correction method
CN101510778B (zh) 用于实现数字锁相环的***和方法
US20110037759A1 (en) Information processing apparatus, and signal transmission method
CN102652299B (zh) 半导体设备和存储器***
CN101753269B (zh) 信息处理装置和信号传输方法
CN101540158B (zh) 用于发送和接收数据位的装置和方法
CN101895371A (zh) 信息处理设备、编码方法和帧同步方法
CN101640707B (zh) 信息处理设备、信号处理方法和信号传输方法
US8402354B2 (en) Signal processor and error correction process
US8488713B2 (en) Information processing apparatus, encoding method and signal transmission method
CN102377554A (zh) 信号传输设备和传输控制方法
US8520765B2 (en) Information processing apparatus, signal transmission method and decoding method
US8619898B2 (en) Information processing apparatus, decoding processing method and signal transmission method
CN101364960B (zh) 高速差分接口
KR20090101053A (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
JP2010114636A (ja) 情報処理装置、及びモード切り替え方法
CN102694640A (zh) 数据输入/输出设备、方法和信息处理设备
JP2015104126A (ja) インデックス化入出力符号通信

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130619

Termination date: 20151105

EXPY Termination of patent right or utility model