CN101582329B - 陶瓷电子部件和其制造方法以及集合部件 - Google Patents
陶瓷电子部件和其制造方法以及集合部件 Download PDFInfo
- Publication number
- CN101582329B CN101582329B CN2009101354905A CN200910135490A CN101582329B CN 101582329 B CN101582329 B CN 101582329B CN 2009101354905 A CN2009101354905 A CN 2009101354905A CN 200910135490 A CN200910135490 A CN 200910135490A CN 101582329 B CN101582329 B CN 101582329B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- interarea
- zone
- disconnection
- electronic components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 115
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004020 conductor Substances 0.000 claims description 74
- 239000003985 ceramic capacitor Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 28
- 238000005304 joining Methods 0.000 claims description 9
- 238000003475 lamination Methods 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims 2
- 239000000758 substrate Substances 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 230000003252 repetitive effect Effects 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 241000278713 Theora Species 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000032696 parturition Effects 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001252 Pd alloy Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000001802 infusion Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 239000000039 congener Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明提供一种陶瓷电子部件和其制造方法以及集合部件,其克服了如下问题:即,为了获得在主面上形成间隙尺寸窄的多个外部端子电极,当沿着以孔状连线方式排列了多个断开引导孔的所规定的断线将集合部件断开时,由于间隙尺寸窄,不能进行顺利的断开。集合部件(41)在排列了断开引导孔(48~50)的断线上,具有与外部端子电极用导电性浆料膜(43)交叉的第1区域(46)、和不交叉的第2区域(47)。第1断开引导孔(48)不涉及到第2区域(47),仅在第1区域(46)上形成;第2断开引导孔(49)仅在第2区域(47)上,或在从第2区域(47)到第1区域(46)的一部分的范围内形成。第1断开引导孔(48)之间的间距比第2断开引导孔(49)之间的间距宽。
Description
技术领域
本发明涉及陶瓷电子部件和其制造方法以及集合部件,特别涉及:在主面上形成外部端子电极那样的外部导体,并通过将集合部件沿着所规定的断线断开而得到的陶瓷电子部件和其制造方法,以及可以通过分割而将多个陶瓷电子部件取出的集合部件。
背景技术
近年来,在手机或个人电脑等电子设备中采用了许多以叠层陶瓷电容器为代表的叠层陶瓷电子部件。一般,叠层陶瓷电子部件具有长方体形状的陶瓷坯体和在陶瓷坯体的外表面上形成的一对外部端子电极。很多情况下,外部端子电极是通过使用浸渍法在陶瓷坯体端部涂敷导电性浆料并烘烤而形成的,且在这种情况下,各外部端子电极以陶瓷坯体的一个端面为中心跨越5个面而形成。
但是,最近几年,在电子部件的安装形式变得多样化、对用途特殊化型电子部件的需求增大等的背景下,随着陶瓷电子部件的外部端子电极的形状或配置多样化的进行,也提出了例如在陶瓷坯体的1个面上或者相对置的2个面上形成外部端子电极型的设计方案(例如,参照专利文献1和2)。
如上所述,在陶瓷坯体的1个面上或相对置的2个面上形成外部端子电极的情况下,可以用浸渍法以外的方法形成外部端子电极。例如,可以采用如下的方法:在构成用于多个陶瓷电子部件的多个陶瓷坯体的集合部件的主面上印刷外部端子电极用导电性浆料并烘烤后,将集合部件分割,取出用于各陶瓷电子部件的陶瓷坯体(例如,参照专利文献3,特别是第0003段)。
在此,将被分割的集合部件是经过烧结而形成的硬陶瓷,所以,若用切块机(dicer)这种切割方法进行分割,则有可能使各陶瓷电子部件的陶瓷坯体破损或出现缺口。为了解决该问题,上述专利文献3中提出用板状的切割刀压着切割未烧成的集合部件,但是使用该方法的话,会产生切断后的生片之间容易粘在一起的问题。
因此,作为可以想到的方法,可以举出在制造陶瓷多层基板等时经常使用的断开(break)法。在断开法中,在未烧成的集合部件上形成断开凹槽,烧成后,沿着断开凹槽将集合部件分割,因此,不会发生使用上述切块机或板状切割刀时的问题。另外,由于能以集合部件的状态进行镀层工序或测试工序,所以,生产效率也很优异。
虽然作为断开法,提出了各种方案,但其中专利文献4所公开的断开法很有意义。根据专利文献4所记载的技术,通过形成非连续的直线状的断开凹槽,在进行操作工序的处理时,可以防止集合部件出现不希望看到的破损。
另一方面,近年来,由于力图实现多层布线基板的小型化,所以提出了将陶瓷电子部件埋入多层布线基板内部的技术方案。例如,在专利文献5中记载了叠层用模块的制造方法,其具有如下的工序:在基板内部埋入陶瓷电子部件时,例如,使在陶瓷电子部件的主面上形成的外部端子电极在上面,将陶瓷电子部件收入芯基板内部,形成绝缘侧以覆盖芯基板和陶瓷电子部件,用激光贯穿绝缘层,形成到达外部端子电极表面的通孔,在通孔中填充导电体,将布线电路和外部端子电极电连接。
在上述埋入过程中,需要激光照射具有很高的精度。因为如果不小心使激光射到陶瓷坯体,则有可能损害到陶瓷电子部件的特性。
因此,优选被埋入的陶瓷电子部件的外部端子电极尽可能面积大,例如,关于专利文献1和2中所示类型的叠层陶瓷电子部件,如图17所示,需要设计成仅留有必要的间隙,以使外部端子电极2和3的各自面积尽量的大。
但是,可知当使用沿着形成非连续的孔状连线式的凹槽的所规定的断线断开的断开法,制造形成上述间隙窄的多个外部端子电极的陶瓷电子部件的情况下,容易发生“断开不良”的问题。“断开不良”是指:在由于断开而出现的陶瓷坯体的侧面上的沿着间隙部分的部分没有整齐地被断开,从而在侧面上形成突起(被断开的另外一侧上形成凹陷),或以间隙部分为起点,在陶瓷坯体上出现破损或缺口。
如专利文献4所记载的那样,若以相等间距形成用于引导断开的非连续性的大小相同的凹部,可以很容易地配置在窄的间隙部分不形成断开引导用的凹部而将间隙部分夹在中间的2个断开引导用凹部。这种情况下,在占据了主面的一大半的外部端子电极形成部,虽然可以很容易地将拉伸应力集中于断开引导用凹部之间,但是另一方面,在面积窄并且处于比外部端子电极形成部略低的位置上的间隙部分,很难将拉伸应力集中。因此,可以推测容易发生以间隙为起点的“断开不良”。
专利文献1:日本特开2006-216622号公报
专利文献2:日本特开2006-339337号公报
专利文献3:日本特开平9-260187号公报
专利文献4:日本特开2003-273272号公报
专利文献5:日本特开2005-064446号公报
发明内容
因此,本发明的目的是提供可以解决上述问题的陶瓷电子部件和其制造方法,以及可以通过分割将多个陶瓷电子部件取出的集合部件。
本发明适合于这样一种陶瓷电子部件,其具有:包括相互对置的第1和第2主面以及连接第1和第2主面之间的第1~第4侧面的陶瓷坯体;和在陶瓷坯体的至少第1主面上形成的外部导体。
在这种陶瓷电子部件中,在至少第1侧面形成沿着连接第1和第2主面之间的方向延伸、并且至少到达第1主面的多个凹槽。另外,这些凹槽相当于在集合部件上为了引导断开而沿着所规定的断线设置的断开引导孔的一半。
在第1主面的与第1侧面相接的第1棱边部上形成:存在外部导体的端缘的至少2个第1区域;和位于相邻的2个第1区域之间并且不存在外部导体的端缘的至少1个第2区域。
本发明的第1种情况具有如下特征:上述多个凹槽包括多个第1凹槽和多个第2凹槽,第1凹槽不涉及到第2区域,仅在第1区域中按照所规定的间距形成;第2凹槽仅在第2区域,或者在从第2区域到第1区域的一部分的范围内,按照所规定的间距形成。当将第1凹槽之间的间距设为P1,将第2凹槽之间的间距设为P2时,满足P1>P2。
在第一种情况中,相邻的第2凹槽既可以相互重叠,也可以各自独立。
本发明的第2种情况具有如下特征:上述多个凹槽包括多个不涉及到第2区域仅在第1区域中形成的多个第1凹槽,和在第2区域中形成的至少1个第2凹槽;当将沿着第1凹槽的第1棱边部的长度设为D1,将沿着第2凹槽的第1棱边部的长度设为D2时,满足D1<D2。
在本发明的优选实施方式中,上述外部导体包括使端缘位于上述至少2个第1区域的一个的第1外部导体、和使端缘位于至少2个第1区域的另一个的第2外部导体。第1外部导体和第2外部导体在第1主面上相互独立地形成。
在上述实施方式中,本发明的陶瓷电子部件是构成具有被叠层的多个电介质层、和隔着电介质层相互对置设置的第1及第2内部电极的叠层陶瓷电容器的陶瓷电子部件,此时,第1外部导体与第1内部电极电连接;第2外部导体与第2内部电极电连接。
如上所述,当陶瓷电子部件构成叠层陶瓷电容器时,电介质层与第1和第2内部电极既可以在与第1主面垂直的方向上延伸,也可以在与第1主面平行的方向上延伸。在后者的情况下,第1外部导体通过第1贯通导体与第1内部电极电连接,第2外部导体通过第2贯通导体与第2内部电极电连接。
本发明的陶瓷电子部件中,凹槽既能以到达第1和第2主面两个面的方式形成,也能以仅到达第1主面的方式形成。
另外,优选相邻的第1凹槽和第2凹槽之间的间距小于或等于第1凹槽之间的间距。
本发明也适用于在第2主面上也形成外部导体的陶瓷电子部件。
本发明的陶瓷电子部件中,优选第1主面的与和第1侧面相对置的第2侧面相接的第2棱边部也具有与第1棱边部相同的结构。
本发明的陶瓷电子部件被埋入布线基板而使用,在使用激光在布线基板上形成到达外部导体的贯通导体的情况下,优选外部导体至少其表面由Cu构成。
另外,本发明也适合制造如上所述的陶瓷电子部件的方法。
本发明的陶瓷电子部件的制造方法具有:集合部件的准备工序;和通过沿着断线将集合部件分割,取出多个陶瓷电子部件的工序。上述集合部件具有相互对置的第1和第2主面,并且至少在第1主面上形成外部导体,并且以在连接第1和第2主面之间的方向上延伸的方式形成多个断开引导孔,各断开引导孔使其开口端位于至少第1主面上,多个断开引导孔以沿着所规定的断线分布的方式排列。
另外,上述断开引导孔,可以使其开口端位于至少第1主面上,所以即可以在使开口端位于第1和第2主面的两个面上,并且以具有在厚度方向上贯穿集合部件的贯穿部的方式形成;也可以在仅使开口端位于第1主面上,并且以具有在厚度方向上不贯穿集合部件的凹部的方式形成。
从第1主面侧看时,上述集合部件在断线上具有与外部导体交叉的第1区域、和不与外部导体交叉的第2区域。
当要制造上述第1种情况的陶瓷电子部件时,特征如下:上述多个断开引导孔包括:不涉及到第2区域,仅在第1区域形成的多个第1断开引导孔;和仅在第2区域、或者在第2区域并涉及到一部分的第1区域的范围内,以所规定间距形成的多个第2断开引导孔,第1断开引导孔之间的间距比第2断开引导孔之间的间距宽。
另一方面,当要制造上述第2种情况的陶瓷电子部件时,特征如下:上述多个断开引导孔包括:不涉及到第2区域,仅在第1区域形成的多个第1断开引导孔;和在第2区域形成的至少1个第2断开引导孔,沿着断线的第2断开引导孔的长度比沿着断线的第1断开引导孔的长度长。
本发明还适合能有利地利用于上述陶瓷电子部件的制造方法的集合部件,更具体而言,适合通过沿着所规定的断线进行分割,能取出多个陶瓷电子部件的集合部件。
本发明的集合部件具有相互对置的第1和第2主面。至少在第1主面上形成外部导体,并且以在连接第1和第2主面之间的方向上延伸的方式形成多个断开引导孔。各断开引导孔使其开口端位于至少第1主面上。另外,多个断开引导孔以沿着断线进行分布的方式排列。
从第一主面侧看时,上述集合部件在断线上具有与外部导体交叉的第1区域、和不与外部导体交叉的第2区域。
上述第1种情况中的用于取出陶瓷电子部件的集合部件的特征如下:多个断开引导孔包括:不涉及到第2区域,仅在第1区域形成的多个第1断开引导孔;和仅在第2区域、或者在第2区域并涉及到一部分的第1区域的范围内,以所规定的间距形成的多个第2断开引导孔,第1断开引导孔之间的间距比第2断开引导孔之间的间距宽。
另一方面,上述第2种情况中的用于取出陶瓷电子部件的集合部件的特征如下:多个断开引导孔包括:不涉及到第2区域,仅在第1区域形成的多个第1断开引导孔;和在第2区域形成的至少1个第2断开引导孔,沿着断线的第2断开引导孔的长度比沿着断线的第1断开引导孔的长度长。
若利用本发明,则为了得到例如间隙窄的多个外部端子电极形成在主面上的陶瓷电子部件,也就是为了得到在陶瓷坯体的主面的与一个侧面相接的棱边部,形成了存在外部导体的端缘的至少2个第1区域、和位于相邻的2个第1区域之间并且不存在外部导体的端缘的至少1个第2区域的陶瓷电子部件,而在沿着排列了多个断开引导孔的所规定的断线将集合部件断开时,可以顺利地进行断开,很难发生陶瓷坯体的侧面出现突起或凹部、陶瓷坯体损伤或缺口之类的“断开不良”的问题。
因此,在实施如下工序,即,在使形成于陶瓷电子部件的主面上的外部导体在上面,并将陶瓷电子部件收入布线基板内部的状态下,用激光贯穿布线基板的一部分,形成到达外部导体表面的通孔,并通过在通孔内填充导电体,将布线电路与外部导电体电连接时,即使为了可以不需要很高的激光照***度,而扩大被埋入的陶瓷电子部件的外部导体的面积,也可以将用于得到这种电子部件的集合部件顺利并良好地断开。
附图说明
图1是表示作为本发明的第1实施方式的陶瓷电子部件的叠层陶瓷电容器11的俯视图。
图2是图1所示叠层陶瓷电容器11的正视图。
图3是图1所示的叠层陶瓷电容器11的LT剖视图,(a)表示第1内部电极31通过的截面,(b)表示第2内部电极32通过的截面。
图4是图1所示的叠层陶瓷电容器11的WT截面图。
图5是图1的一部分的放大图。
图6是表示在为了制造图1所示的叠层陶瓷电容器11而制造的集合部件41的第1主面42上,形成了外部端子电极用导电性浆料膜43的状态的俯视图。
图7是表示在图6所示的集合部件41上,形成了多个断开引导孔48~50的状态的放大俯视图。
图8是与用于说明本发明的第2实施方式的图5对应的图。
图9是与用于说明本发明的第3实施方式的图5对应的图。
图10是与用于说明本发明的第4实施方式的图5对应的图。
图11是与用于说明本发明的第5实施方式的图2对应的图。
图12是与用于说明本发明的第6实施方式的图3对应的图,(a)表示第1内部电极31通过的截面,(b)表示第2内部电极32通过的截面。
图13用于说明本发明的第7实施方式,是叠层陶瓷电容器11f的LT截面图。
图14是图13所示的叠层陶瓷电容器11f的LW截面图,(a)表示第1内部电极31通过的截面,(b)表示第2内部电极32通过的截面。
图15是与用于说明本发明的第8实施方式的图1对应的图。
图16是与表示实验例中制造的比较例中的叠层陶瓷电容器的图5对应的图。
图17是表示将外部端子电极2以及3的面积尽可能设计得很宽的现有陶瓷电子部件的俯视图。
符号说明
11、11a、11b、11c、11d、11e、11f叠层陶瓷电容器
12、42、57第1主面
13第2主面
14、62第1侧面
15、63第2侧面
18电容器本体
19、20外部端子电极
21间隙
24第1凹槽
25第2凹槽
27、66第1棱边部
28、46第1区域
29、47第2区域
30电介质层
31第1内部电极
32第2内部电极
37第2棱边部
41集合部件
43外部端子电极用导电性浆料膜
48第1断开引导孔
49第2断开引导孔
51、52贯通导体
55陶瓷电子部件
56陶瓷坯体
58外部导体
具体实施方式
图1至图4是表示作为本发明的第1实施方式的陶瓷电子部件的叠层陶瓷电容器11的图。在此,图1是俯视图,图2是正视图,图3以及图4是剖视图。另外,在图1以及图2中,L、W以及T分别表示长度方向、宽度方向以及厚度方向,图3为LT剖视图,图4为WT剖视图。另外,在图3中,(a)和(b)表示相互不同的截面。
如图1和图2所示,叠层陶瓷电容器11具有作为陶瓷坯体的电容器本体18,该陶瓷坯体具有彼此相对置的第1主面以及第2主面12和13,以及连接第1主面以及第2主面12和13之间的第1~第4侧面14~17。
另外,在电容器本体18的第1主面12上,隔着间隙21,彼此独立地形成作为外部导体的第1以及第2外部端子电极19和20,在第2主面13上,也同样形成第1以及第2外部端子电极19和20。第1以及第2外部端子电极19和20都包含衬底层22和在衬底层22上所形成的镀膜23。
另外,在电容器本体18的第1以及第2侧面14和15上,形成多个凹槽24以及25。凹槽24以及25以在连接第1以及第2主面12和13之间的方向上延伸,并且以一直到达第1以及第2主面12和13两个面的方式形成。在电容器本体18的第3以及第4侧面16和17上也形成凹槽26。
另外,在第1主面12上的与第1侧面14相接的第1棱边部27上,形成存在第1或第2外部端子电极19或20的端缘的2个第1区域28、和位于相邻的2个第1区域28之间并且不存在第1以及第2外部端子电极19和20的任意一个端缘的1个第2区域29。
如图3以及图4所示,叠层陶瓷电容器11具有:叠层的多个电介质层30;和隔着电介质层以彼此相对置的方式设置的多组第1以及第2内部电极31和32。在本实施方式中,电介质层30以及第1和第2内部电极31与32,相对于第1主面12,即相对于安装面,向垂直方向延伸。第1以及第2内部电极31和32分别具有电容部33以及34和引出部35以及36,并分别与第1以及第2外部端子电极19和20电连接。
图5是表示图1的一部分的放大图。如图5中清楚地显示,上述多个凹槽24以及25被划分为多个第1凹槽24和多个第2凹槽25。
第1凹槽24不涉及到第2区域29,仅在第1区域28中形成。第1凹槽24具有沿着第1棱边部27的长度为D1的半圆形状,多个第1凹槽24以间距P1相互等间距地设置。在此,所谓的间距,是指连接相邻的凹槽24的各自的沿着第1棱边部27的中点的距离。另外,第1凹槽24的形状,并不限于图中所示的半圆形状,也可以是三角形、四角形、椭圆等形状。
第2凹槽25在第2区域29中形成。特别在本实施方式中,第2凹槽25是在从第2区域29到与其相邻的第1区域28的一部分的范围内,经过整个第2区域29形成的。第2凹槽25的沿着第1棱边部27的长度为D2,3个半圆状并且面积相同的凹槽25以间距P2互相重叠并连接的方式进行了设置。并且,为了方便,将这种多个凹槽互相重叠并连接形成的1个凹槽视为多个凹槽。第2凹槽25的形状并不限于图中所示的半圆形状,也可以是三角形、四角形、椭圆等形状。
当将第1凹槽24之间的间距设为P1,将第2凹槽25之间的间距设为P2时,满足P1>P2的关系。第1以及第2的凹槽24和25,虽然相当于后面提到的制造工序中的断开工序结束后的断开引导孔48以及49(参照图7)的一半,但是,像这样,在相当于第1以及第2外部端子电极19和20之间的间隙21部分的第2区域29中,通过缩短断开引导孔的间距,可以实现顺利的断开,从而确实地抑制结构缺陷。
另外,对于相邻的第1凹槽24和第2凹槽25之间的间距P3,优选P1≥P3。由于这样可以使断开引导孔集中在第2凹槽25附近,所以可以实现更顺利地断开。
另外,关于尺寸的优选条件如下。
优选第1凹槽24的长度D1为80~120μm。
优选多个互相重叠相连的第2凹槽25的长度D2为16~240μm。
优选第1凹槽24的间距P1为150~250μm。
优选多个互相重叠相连的第2凹槽25的间距P2为40~60μm。
优选相邻的第1凹槽24和第2凹槽25之间的间距P3为150~250μm。
优选在电容器本体18的第3侧面16所形成的凹槽26以及在第4侧面17所形成的凹槽26分别按照相等的间距配置。
相当于第2区域29的长度的间隙21的尺寸G优选140~160μm。
优选D1<G。
优选D2≥G。
在本实施方式中,第1主面12上的与和第1侧面14相对置的第2侧面15相接的第2棱边部37,也和第1棱边部27一样,存在第1以及第2区域28和29,第1以及第2凹槽24和25满足与第1棱边部27的情况相同的关系。不过,本发明可适用于存在第2区域的各棱边部,且只要在至少1个棱边部上满足上述关系即可。
另外,关于第1以及第2外部端子电极19和20、第1凹槽24、第2凹槽25、以及凹槽26的配置,在第1主面12和第2主面13上配置相同。
电容器本体18的厚度优选0.3~1.5mm。
作为构成电容器本体18中具有的电介质层30的电介质陶瓷,可以使用以BaTiO3、CaTiO3、SrTiO3、CaZrO3等为主要成分的电介质陶瓷。另外,也可以使用在这些主要成分中添加了Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等副成分的电介质陶瓷。优选电介质层30的各厚度为1~10μm。
作为构成内部电极31以及32的导电成分,可以使用例如,Ni、Cu、Ag、Pd、Ag-Pd合金、Au等金属。优选内部电极31以及32的各厚度为1~10μm。
作为构成外部端子电极19以及20的衬底层22的导电成分,可以使用例如,Ni、Cu、Ag、Pd、Ag-Pd合金、Au等金属。衬底层22或使用由烧结金属构成的厚膜导体而形成,或通过直接实施镀层而形成。在衬底层22中可以包含玻璃,也可以包含与构成电介质层30的陶瓷同种类的陶瓷。衬底层22的厚度优选5~40μm。
作为构成外部端子电极19以及20的镀膜23的金属,可以使用例如Ni、Cu、Sn、Sn-Pb合金、Au等。镀膜23可以以多层形成。镀膜23的每1层的厚度优选1~10μm。另外,在衬底层22和镀膜23之间,虽然图中没有显示,但也可以形成用于缓解应力的树脂层。
在将本发明的陶瓷电子部件埋入布线基板中使用的情况下,优选外部导体的至少表面由Cu构成。例如,在将本实施方式的叠层陶瓷电容器11埋入布线基板使用的情况下,构成外部端子电极19以及20的最外层的镀膜23优选通过镀铜而形成。如上述专利文献5所记载,在埋入时,虽然用激光贯穿布线基板的绝缘层而形成到达外部端子电极表面的通孔,但是由于镀铜容易反射激光(特别是CO2激光),所以可以抑制激光对部件的损坏。
接下来,对叠层陶瓷电容器11的制造工序的一个例子进行说明。
(1)准备陶瓷生片、内部电极用导电性浆料、以及外部端子电极用导电性浆料。在陶瓷生片或各种导电性浆料中,虽然含有粘合剂以及溶剂,但是可以使用众所周知的有机粘合剂或有机溶剂。
(2)在陶瓷生片上,通过例如丝网印刷等,按照所规定的图案印刷内部电极用导电性浆料,形成内部电极用导电性浆料膜。
(3)将印刷了内部电极用导电性浆料膜的陶瓷生片以所规定的张数叠层,在其上下叠层所规定张数的没有印刷内部电极用导电性浆料膜的外层用陶瓷生片,制作生的集合部件。根据需要,用静水压冲压等方法在生的集合部件的叠层方向上施加压力。
(4)如图6所示,在生的集合部件41的第1主面42上,通丝网印刷等按照所规定的图案印刷外部端子电极用导电性浆料,形成外部端子电极用导电性浆料膜43。通过沿着用虚线表示的断线44以及45进行断开,可以从集合部件41取出多个叠层陶瓷电容器11。从第1主面42侧看集合部件41时,在断线44上具有与外部端子电极用导电性浆料膜43交叉的第1区域46、和不与外部端子电极用导电性浆料膜43交叉的第2区域47。
在与生的集合部件41的第1主面42相反的第2主面上同样形成外部端子电极用导电性浆料膜。
(5)如图7的放大图所示,在集合部件41上形成多个断开引导孔48~50。断开引导孔48~50以在连接第1主面42和第2主面之间的方向上延伸的方式形成,在本实施方式中,在第1主面42与第2主面之间贯通,使其开口端位于第1主面42以及第2主面上。多个断开引导孔48~50以沿着断线44以及55分布的方式排列。多个断开引导孔48~50也包含所谓的孔状接线状态的孔。
另外,在本实施方式中,从整体来看集合部件41时,沿着与应该取出的叠层陶瓷电容器11的电容器本体18的第1以及第2侧面14和15平行的方向,多个断开引导孔48以及49以不相等的间距配置。即,尽管断开引导孔48之间间距相等,且断开引导孔49之间间距相等,但是,断开引导孔49之间的间距比断开引导孔48之间的间距窄。另一方面,沿着与电容器本体18的第3以及第4侧面16和17平行的方向,以相等的间距配置多个断开引导孔50。
另外,优选断开引导孔48~50都以相同的直径构成。
作为形成断开引导孔48~50的方法,可以使用激光或NC打孔机等。
在图7中,当从多个断开引导孔48以及49的分布方向看时,印刷了外部端子电极用导电性浆料膜43的部分是图6所示的第1区域46,这是最终成为叠层陶瓷电容器11中的第1区域28的部分,在该部分形成多个第1断开引导孔48。
在图7中,同样,当从多个断开引导孔48以及49的分布方向看时,没有印刷外部端子电极用导电性浆料膜43的部分是图6所示的第2区域47,这是最终成为叠层陶瓷电容器11中的第2区域29的部分,在该部分上形成多个第2断开引导孔49。
例如,为了形成图5所示的第2凹槽25,只要缩短照射间距,反复进行激光照射,形成第2断开引导孔49即可。另外,为了形成下面要提到的图10所示的第2凹槽25,只要在保持激光照射的状态下,以所规定的距离移动激光来形成第2断开引导孔49即可。
为了定点地在间隙部分上形成1个断开引导孔,例如,由于每次都需要对间隙部分进行感知(sensing)来形成断开引导孔等原因,用于形成断开引导孔的工序时间会很长。但是,如上所述,在形成多个窄间距的断开引导孔或长断开引导孔的情况下,即使多少引起位置偏离,也可以在间隙部分准确地配置断开引导孔,并可以缩短用于形成断开引导孔的工序时间。
(6)烧成生的集合部件41。烧成温度虽然根据陶瓷生片、内部电极用导电性浆料以及外部端子电极用导电性浆料的各材料的不同而不同,但例如900~1300℃为优选。由此,包含在陶瓷生片中的陶瓷以及内部电极用导电性浆料进行烧结,得到电容器本体18,并且,外部端子电极用导电性浆料也进行烧结,外部端子电极19以及20的衬底层22形成在电容器本体18上。
(7)在集合部件41的状况下实施镀层,在外部端子电极19以及20的衬底层22上形成镀膜23。
另外,本发明在使用电镀的方面上具有特殊意义。理由如下:在集合部件41中,应该被取出的各叠层陶瓷电容器11的第1以及第2外部端子电极19和20,在除去断开引导孔48~50以外的部分上是各自连接的,仅仅在集合部件41的端缘部配置的叠层陶瓷电容器11的第1以及第2外部端子电极19和20上,连接电解电镀的供电端子,就可以对各外部端子电极进行供电。
(8)在集合部件41的状态下,分别测定应该被取出的多个叠层陶瓷电容器11的特性。
(9)沿着断线44以及45分割集合部件41,取出多个叠层陶瓷电容器11。
另外,外部端子电极19以及20的衬底层22,可以如上所述,与用于获得电容器本体18的烧成同时进行烧成而形成,或者也可以在用于获得电容器本体18的烧成之后,在断开之前,通过涂覆导电性浆料并进行烘烤而形成。
图8是与用于说明本发明的第2实施方式的图5对应的图。在图8中,对相当于图5所示要素的要素,标注相同的参照符号,并省略重复的说明。
在图8所示的叠层陶瓷电容器11a中,第2凹槽25的形成样式与图5所示的形成样式不同。即,在该叠层陶瓷电容器11a中,多个第2凹槽25是只在第2区域29中,以相互独立的方式形成的。
在本实施方式的情况下,也可以通过满足P1>P2,实现顺利的断开,抑制结构缺陷。
图9是与用于说明本发明的第3实施方式的图5对应的图。在图9中,对相当于图5所示要素的要素,标注相同的参照符号,并省略重复的说明。
在图9所示的叠层陶瓷电容器11b中,第2凹槽25的形成样式也有特征。即,在该叠层陶瓷电容器11b中,虽然多个第2凹槽25与图5所示的相同,是在从第2区域29到第1区域28的一部分的范围内形成的,但与图5不同的是,是以相互独立的方式形成的。
这种实施方式的情况,也可以通过满足P1>P2,实现顺利的断开,抑制结构缺陷。
图10是与用于说明本发明的第4实施方式的图5对应的图。在图10中,对相当于图5所示要素的要素,标注相同的参照符号,并省略重复的说明。
在图10所示的叠层陶瓷电容器11c中,第2凹槽25不是多个凹槽互相重叠连接在一起的,而是1个独立的凹槽,将沿着第1凹槽24的第1棱边部27的长设为D1,将沿着第2凹槽25的第1棱边部27的长设为D2时,满足D1<D2。
在用于得到满足这些条件的叠层陶瓷电容器11c的集合部件上,作为断开引导孔,虽然以不涉及到与相当于外部端子电极19和20之间的间隙21部分的第2区域29对应的区域的方式,形成在与第1区域28对应的区域中形成的多个第1断开引导孔、和在与第2区域29对应的区域中形成的第2断开引导孔,但是,使沿着第2断开引导孔的断线的长度(相当于D2)比沿着第1断开引导孔的断线的长度(相当于D1)长。
因此,根据该实施方式,也可以实现顺利的断开,抑制结构缺陷。
另外,在本实施方式中,也和第1实施方式的情况相同,优选:第1凹槽24的长度D1为80~120μm;第2凹槽25的长度D2为160~240μm;第1凹槽24的间距P1为150~250μm;相邻的第1凹槽24与第2凹槽25之间的间距P3为150~250μm;相当于第2区域29的长度的间隙21的尺寸G为140~160μm;D1<G、以及D2≥G。
图11是与用于说明本发明的第5实施方式的图2对应的图。在图11中,对相当于图2所示要素的要素,标注相同的参照符号,并省略重复的说明。
在图11所示的叠层陶瓷电容器11d中,其特征为:第1以及第2凹槽24和25,以只达到第1主面12,而不达到第2主面13的方式形成。
在用于得到具有这种结构的叠层陶瓷电容器11d的集合部件上,第1以及第2断开引导孔以不达到第2主面的方式形成。例如,当形成多个贯穿的断开引导孔的情况下,断开虽然变得容易,但在制造过程的操作时,存在有时无意中会损坏集合部件的问题。对此,通过用半贯穿状态形成断开引导孔,在操作时,可以避免无意中损坏集合部件。
另外,如图11所示,第1以及第2凹槽24和25可以是截面呈锥形的形状。例如,当利用激光形成应该成为第1以及第2凹槽24和25的断开引导孔的情况下,由于激光能量的衰减,随着射入位置变深,激光的力量变弱。这样就会形成呈锥形形状的断开引导孔。另外,不仅在半贯穿的断开引导孔的情况下,在图2所示的应该成为全贯穿的凹槽24以及25的断开引导孔的情况下,也可以形成锥形。
图12是与用于说明本发明的第6实施方式的图3对应的图。在图12中,对相当于图3所示要素的要素,标注相同的参照符号,并省略重复的说明。
在图12所示的叠层陶瓷电容器11e中,第1以及第2外部端子电极19和20只形成在第1主面12上。即使是这种类型的叠层陶瓷电容器11e,本发明也可以有效地发挥功能。
图13以及图14是用于说明本发明的第7实施方式的图,图13与图3一样是LT剖视图,图14是LW剖视图。另外,在图14中,(a)和(b)表示彼此不同的截面。在图13以及图14中,对相当于图3等所示要素的要素,标注相同的参照符号,并省略重复的说明。
在图13以及图14所示的叠层陶瓷电容器11f中,电介质层30以及第1和第2内部电极31以及32,相对于第1主面12,即,相对于安装面,向平行方向延伸,第1外部端子电极19通过第1贯通导体51与第1内部电极31电连接,第2外部端子电极20通过第2贯通导体52与第2内部电极32电连接。
即使是这种类型的叠层陶瓷电容器11f,本发明也可以有效地发挥功能。
以上,虽关联叠层陶瓷电容器对本发明进行了说明,但是本发明也可适用于叠层陶瓷电容器以外的陶瓷电子部件。
图15是与用于说明本发明的第8实施方式的图1对应的图。在图15中,对相当于图1所示要素的要素,标注相同的参照符号,并省略重复的说明。
图15所示的陶瓷电子部件55,并不限于构成叠层陶瓷电容器的陶瓷电子部件。这种陶瓷电子部件55虽然具有对应于上述电容器本体18的陶瓷坯体56,但在陶瓷坯体56的第1主面57上所形成的外部导体58具有第1以及第2导体部59和60、和将这些第1以及第2导体部59和60相互连接的连接部61。连接部61的宽度被设为比较细,其结果是,在第1主面57的第1侧面62一侧、以及与第1侧面62相对置的第2侧面63一侧上,分别形成第1以及第2切口64以及65。
本实施方式中,在与第1主面57的第1侧面62相接的第1棱边部66上,形成外部导体58的端缘所位于的至少2个第1区域28,和位于相邻的2个第1区域28之间并且外部导体58的端缘所不位于的至少1个第2区域29。另外,在第1区域28上,形成第1凹槽24,在第2区域29上,形成第2凹槽25。
下面,对用于确认本发明效果而实施的实验例进行说明。
根据上述制造过程,制作了作为实施例以及比较例的样品的叠层陶瓷电容器。作为实施例以及比较例的样品的叠层陶瓷电容器的设计都如下表1所示。
表1
电介质陶瓷材料 | 以BaTiO3为主要成分的陶瓷 |
电介质层厚度 | 2μm |
内部电极材料 | Ni |
内部电极厚度 | 1μm |
外部端子电极衬底层材料 | Ni |
外部端子电极衬底层厚度 | 5μm |
外部端子电极镀膜材料 | Cu |
外部端子电极镀膜厚度 | 5μm |
为了得到上述叠层陶瓷电容器,分别制作了实施例以及比较例的集合部件。在用于得到这些集合部件而进行的烧成中,适用了将最高温度设为1200℃、同时在烧成炉中保持25小时、并将烧成气氛设为还原性气氛的烧成条件。使各集合部件可以取出36个叠层陶瓷电容器。
将上述集合部件断开取出叠层陶瓷电容器,关于在该叠层陶瓷电容器上所形成的凹槽等的各部分的尺寸,在实施例中,用图5所示的各部分的尺寸来表示,在比较例中,若用图16所示的各部分的尺寸来表示,如下表2所示。
表2
实施例(图5) | 比较例(图16) | |
D1 | 100 | 100 |
D2 | 200 | 100 |
P1 | 170 | 170 |
P2 | 50 | - |
P3 | 170 | - |
P4 | - | 170 |
G | 150 | 150 |
(单位:μm)
用显微镜检查了得到的实施例以及比较例的各自的叠层陶瓷电容器的外观。其结果是:在实施例中,所得到的叠层陶瓷电容器中,没有断开不良的情况发生。另一方面,在比较例中,所得到的36个叠层陶瓷电容器中,确认了在3个上有断开不良的情况发生。
Claims (18)
1.一种陶瓷电子部件,其特征为:
具有:包括相互对置的第1和第2主面以及连接上述第1和第2主面之间的第1~第4侧面的陶瓷坯体;和
在上述陶瓷坯体的至少上述第1主面上形成的外部导体,
在至少上述第1侧面,形成沿着连接上述第1和第2主面之间的方向延伸、并且至少到达上述第1主面的多个凹槽,
在上述第1主面的与上述第1侧面相接的第1棱边部形成:
上述外部导体的端缘所位于的至少2个第1区域;和
位于相邻的2个上述第1区域之间、并且上述外部导体的端缘所不位于的至少1个第2区域,
上述多个凹槽包括:不涉及到上述第2区域,仅在上述第1区域中按照所规定的间距形成的多个第1凹槽;和
仅在上述第2区域、或者在从上述第2区域到上述第1区域的一部分的范围内,按照所规定的间距形成的多个第2凹槽,
当将上述第1凹槽之间的间距设为P1,将上述第2凹槽之间的间距设为P2时,满足P1>P2。
2.根据权利要求1记载的陶瓷电子部件,其特征为:
相邻的上述第2凹槽是相互重叠的。
3.根据权利要求1记载的陶瓷电子部件,其特征为:
相邻的上述第2凹槽是相互独立的。
4.一种陶瓷电子部件,其特征为:
具有:包括相互对置的第1和第2主面以及连接上述第1和第2主面之间的第1~第4侧面的陶瓷坯体;和
在上述陶瓷坯体的至少上述第1主面上形成的外部导体,
在至少上述第1侧面,形成沿着连接上述第1和第2主面之间的方向延伸、并且至少到达上述第1主面的多个凹槽,
在上述第1主面的与上述第1侧面相接的第1棱边部形成:
上述外部导体的端缘所位于的至少2个第1区域;和
位于相邻的2个上述第1区域之间、并且上述外部导体的端缘所不位于的至少1个第2区域,
上述多个凹槽包括:不涉及到上述第2区域,仅在上述第1区域中形成的多个第1凹槽;和
在上述第2区域中形成的至少1个第2凹槽,
当将沿着上述第1凹槽的上述第1棱边部的长度设为D1,将沿着上述第2凹槽的上述第1棱边部的长度设为D2时,满足D1<D2。
5.根据权利要求1或4记载的陶瓷电子部件,其特征为:
上述外部导体包括:使上述端缘位于上述至少2个第1区域的一个的第1外部导体;和使上述端缘位于上述至少2个第1区域的另一个的第2外部导体,上述第1外部导体和上述第2外部导体在上述第1主面上相互独立地形成。
6.根据权利要求5中记载的陶瓷电子部件,其特征为:
该陶瓷电子部件是构成具有被叠层的多个电介质层、和隔着上述电介质层相互对置设置的第1及第2内部电极的叠层陶瓷电容器的陶瓷电子部件,上述第1外部导体与上述第1内部电极电连接,上述第2外部导体与上述第2内部电极电连接。
7.根据权利要求6中记载的陶瓷电子部件,其特征为:
上述电介质层与上述第1和第2内部电极在与第1主面相垂直的方向上延伸。
8.根据权利要求6中记载的陶瓷电子部件,其特征为:
上述电介质层与上述第1和第2内部电极在与上述第1主面平行的方向上延伸,上述第1外部导体通过第1贯通导体与上述第1内部电极电连接,上述第2外部导体通过第2贯通导体与上述第2内部电极电连接。
9.根据权利要求1或4记载的陶瓷电子部件,其特征为:
上述凹槽以到达上述第1和第2主面两个面的方式形成。
10.根据权利要求1或4记载的陶瓷电子部件,其特征为:
上述凹槽以仅到达上述第1主面的方式形成。
11.根据权利要求1或4记载的陶瓷电子部件,其特征为:
相邻的上述第1凹槽和上述第2凹槽之间的间距小于或等于上述第1凹槽之间的间距。
12.根据权利要求1或4记载的陶瓷电子部件,其特征为:
在上述第2主面上也形成上述外部导体。
13.根据权利要求1或4记载的陶瓷电子部件,其特征为:
上述第1主面的与和上述第1侧面相对置的上述第2侧面相接的第2棱边部也具有与上述第1棱边部相同的结构。
14.根据权利要求1或4记载的陶瓷电子部件,其特征为:
上述外部导体至少其表面由Cu构成。
15.一种陶瓷电子部件的制造方法,具有:
准备集合部件的工序,上述集合部件具有相互对置的第1和第2主面,至少在上述第1主面上形成外部导体,并且以在连接上述第1和第2主面之间的方向上延伸的方式形成多个断开引导孔,各上述断开引导孔使其开口端位于至少上述第1主面上,多个上述断开引导孔以沿着所规定的断线进行分布的方式排列;和
通过沿着上述断线将上述集合部件分割,取出多个陶瓷电子部件的工序,其特征为:
从第1主面侧看时,上述集合部件在上述断线上具有与上述外部导体交叉的第1区域、和不与上述外部导体交叉的第2区域,
上述多个断开引导孔,包括:
不涉及到上述第2区域,仅在上述第1区域形成的多个第1断开引导孔;和
仅在上述第2区域、或者在从上述第2区域并涉及到一部分的上述第1区域的范围内,按照所规定间距形成的多个第2断开引导孔,
上述第1断开引导孔之间的间距比上述第2断开引导孔之间的间距宽。
16.一种陶瓷电子部件的制造方法,具有:
准备集合部件的工序,上述集合部件具有相互对置的第1和第2主面,至少在上述第1主面上形成外部导体,并且以在连接上述第1和第2主面之间的方向上延伸的方式形成多个断开引导孔,各上述断开引导孔使其开口端位于至少上述第1主面上,多个上述断开引导孔以沿着所规定的断线进行分布的方式排列;和
通过沿着上述断线将上述集合部件分割,取出多个陶瓷电子部件的工序,其特征为:
从第1主面侧看时,上述集合部件在上述断线上具有与上述外部导体交叉的第1区域、和不与上述外部导体交叉的第2区域,
上述多个断开引导孔,包括:
不涉及到上述第2区域,仅在上述第1区域形成的多个第1断开引导孔;和
在上述第2区域形成的至少1个第2断开引导孔,
沿着上述断线的上述第2断开引导孔的长度比沿着上述断线的上述第1断开引导孔的长度长。
17.一种集合部件,其通过沿着所规定的断线分割,能够取出多个陶瓷电子部件,其特征为:
具有相互对置的第1和第2主面,至少在上述第1主面上形成外部导体,并且以在连接上述第1和第2主面之间的方向上延伸的方式形成多个断开引导孔,各上述断开引导孔使其开口端位于至少上述第1主面上,多个上述断开引导孔以沿着上述断线进行分布的方式排列,
从第1主面侧看时,该集合部件在上述断线上具有与上述外部导体交叉的第1区域、和不与上述外部导体交叉的第2区域,
上述多个断开引导孔,包括:
不涉及到上述第2区域,仅在上述第1区域形成的多个第1断开引导孔;和
仅在上述第2区域、或者在从上述第2区域并涉及到一部分的上述第1区域的范围内,按照所规定间距形成的多个第2断开引导孔,
上述第1断开引导孔之间的间距比上述第2断开引导孔之间的间距宽。
18.一种集合部件,其通过沿着所规定的断线分割,能够取出多个陶瓷电子部件,其特征为:
具有相互对置的第1和第2主面,至少在上述第1主面上形成外部导体,并且以在连接上述第1和第2主面之间的方向上延伸的方式形成多个断开引导孔,各上述断开引导孔使其开口端位于至少上述第1主面上,多个上述断开引导孔以沿着上述断线进行分布的方式排列,
从第1主面侧看时,该集合部件在上述断线上具有与上述外部导体交叉的第1区域、和不与上述外部导体交叉的第2区域,
上述多个断开引导孔,包括:
不涉及到上述第2区域,仅在上述第1区域形成的多个第1断开引导孔;和
在上述第2区域形成的至少1个第2断开引导孔,
沿着上述断线的上述第2断开引导孔的长度比沿着上述断线的上述第1断开引导孔的长度长。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008-126654 | 2008-05-14 | ||
JP2008126654 | 2008-05-14 | ||
JP2008126654 | 2008-05-14 | ||
JP2009041727A JP4957737B2 (ja) | 2008-05-14 | 2009-02-25 | セラミック電子部品およびその製造方法ならびに集合部品 |
JP2009041727 | 2009-02-25 | ||
JP2009-041727 | 2009-02-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101582329A CN101582329A (zh) | 2009-11-18 |
CN101582329B true CN101582329B (zh) | 2011-12-14 |
Family
ID=41315931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101354905A Active CN101582329B (zh) | 2008-05-14 | 2009-04-28 | 陶瓷电子部件和其制造方法以及集合部件 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8004820B2 (zh) |
JP (1) | JP4957737B2 (zh) |
KR (1) | KR101054593B1 (zh) |
CN (1) | CN101582329B (zh) |
TW (1) | TWI417913B (zh) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4957737B2 (ja) | 2008-05-14 | 2012-06-20 | 株式会社村田製作所 | セラミック電子部品およびその製造方法ならびに集合部品 |
JP5035318B2 (ja) * | 2009-10-23 | 2012-09-26 | Tdk株式会社 | 積層型コンデンサ |
JP5029672B2 (ja) * | 2009-10-29 | 2012-09-19 | 株式会社村田製作所 | セラミック電子部品およびその製造方法ならびに集合部品 |
KR101139591B1 (ko) * | 2009-10-29 | 2012-04-27 | 가부시키가이샤 무라타 세이사쿠쇼 | 세라믹 전자부품 및 그 제조방법 그리고 집합부품 |
JP5524680B2 (ja) * | 2010-04-01 | 2014-06-18 | 日本特殊陶業株式会社 | 配線基板内蔵用コンデンサの製造方法 |
JP5658474B2 (ja) * | 2010-04-01 | 2015-01-28 | 日本特殊陶業株式会社 | 配線基板内蔵用コンデンサ及び配線基板 |
JP5559717B2 (ja) * | 2011-02-01 | 2014-07-23 | 日本特殊陶業株式会社 | 電子部品の製造方法 |
KR101141402B1 (ko) | 2011-03-09 | 2012-05-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
KR101851426B1 (ko) * | 2012-01-10 | 2018-04-23 | 쓰리엠 이노베이티브 프로퍼티즈 컴파니 | 구멍-드릴링된 소결 페라이트 시트, 안테나 아이솔레이터, 및 안테나 모듈 |
JP5811114B2 (ja) * | 2013-02-28 | 2015-11-11 | 株式会社村田製作所 | 電子部品 |
JP6144136B2 (ja) * | 2013-07-17 | 2017-06-07 | Koa株式会社 | チップ抵抗器の製造方法 |
CN104241745B (zh) * | 2014-09-05 | 2017-12-01 | 中国科学院微电子研究所 | 一种微带滤波器 |
JP6609137B2 (ja) * | 2015-08-11 | 2019-11-20 | 太陽誘電株式会社 | セラミック電子部品、及びその製造方法 |
KR101963283B1 (ko) * | 2017-02-10 | 2019-03-28 | 삼성전기주식회사 | 커패시터 부품 |
CN117133545A (zh) | 2017-05-15 | 2023-11-28 | 京瓷Avx元器件公司 | 多层电容器和包括其的电路板 |
EP3646356A4 (en) * | 2017-06-29 | 2021-12-22 | AVX Corporation | SURFACE MOUNT MULTILAYER COUPLING CAPACITOR AND PRINTED CIRCUIT BOARD THE CONTAINER |
KR102059443B1 (ko) * | 2017-09-06 | 2019-12-27 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
JP7280037B2 (ja) * | 2018-12-20 | 2023-05-23 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法 |
DE112020000817T5 (de) | 2019-02-13 | 2021-10-28 | Avx Corporation | Mehrschichtiger Keramikkondensator mit leitfähigen Durchkontakten |
KR20220063556A (ko) * | 2020-11-10 | 2022-05-17 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
KR20220064493A (ko) * | 2020-11-12 | 2022-05-19 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
JP7400758B2 (ja) * | 2021-03-16 | 2023-12-19 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2022183972A (ja) * | 2021-05-31 | 2022-12-13 | 株式会社村田製作所 | 電子部品 |
JP2022183977A (ja) * | 2021-05-31 | 2022-12-13 | 株式会社村田製作所 | 電子部品 |
KR20230097509A (ko) * | 2021-12-24 | 2023-07-03 | 삼성전기주식회사 | 적층형 커패시터 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0357977A2 (de) * | 1988-09-07 | 1990-03-14 | Siemens Aktiengesellschaft | Lötvorrichtung mit mindestens einer durch elekrische Widerstandswärme erhitzbaren Bügelelektrode |
CN1411010A (zh) * | 2001-10-05 | 2003-04-16 | 株式会社村田制作所 | 叠层陶瓷电子器件、集合电子器件和叠层陶瓷电子器件的制造方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5297448A (en) * | 1977-01-27 | 1977-08-16 | Toshiba Corp | Action limiting circuit at wrong set number time |
JPH0682572B2 (ja) * | 1989-04-05 | 1994-10-19 | 株式会社村田製作所 | 多連チップ抵抗器の製造方法 |
JPH0330409A (ja) * | 1989-06-28 | 1991-02-08 | Nippon Chemicon Corp | 電解コンデンサ用アルミニウム電極の製造方法 |
JPH0687085A (ja) * | 1992-09-10 | 1994-03-29 | Taiyo Yuden Co Ltd | セラミック基板の分割方法 |
JPH09260187A (ja) * | 1996-03-19 | 1997-10-03 | Murata Mfg Co Ltd | セラミック電子部品の製造方法 |
JPH10270282A (ja) * | 1997-03-21 | 1998-10-09 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
JP4423707B2 (ja) * | 1999-07-22 | 2010-03-03 | Tdk株式会社 | 積層セラミック電子部品の製造方法 |
JP2001035740A (ja) * | 1999-07-23 | 2001-02-09 | Taiyo Kagaku Kogyo Kk | 外部端子電極具備電子部品及びその製造方法 |
JP2002368351A (ja) * | 2001-06-12 | 2002-12-20 | Matsushita Electric Ind Co Ltd | 片面型プリント配線基板の分割方法及び片面型プリント配線基板 |
JP3885938B2 (ja) * | 2002-03-07 | 2007-02-28 | Tdk株式会社 | セラミック電子部品、ペースト塗布方法及びペースト塗布装置 |
JP3916136B2 (ja) * | 2002-03-12 | 2007-05-16 | 株式会社住友金属エレクトロデバイス | セラミック基板 |
US7054136B2 (en) * | 2002-06-06 | 2006-05-30 | Avx Corporation | Controlled ESR low inductance multilayer ceramic capacitor |
JP2005064446A (ja) | 2003-07-25 | 2005-03-10 | Dainippon Printing Co Ltd | 積層用モジュールの製造方法 |
JP2005079427A (ja) | 2003-09-02 | 2005-03-24 | Matsushita Electric Ind Co Ltd | プリント基板およびプリント基板の製造方法 |
JP2005086131A (ja) | 2003-09-11 | 2005-03-31 | Murata Mfg Co Ltd | セラミック電子部品の製造方法 |
JP4650007B2 (ja) * | 2005-02-01 | 2011-03-16 | 株式会社村田製作所 | 積層コンデンサ |
JP4539440B2 (ja) | 2005-06-01 | 2010-09-08 | 株式会社村田製作所 | 積層コンデンサの実装構造 |
JP4746423B2 (ja) * | 2005-12-22 | 2011-08-10 | 日本特殊陶業株式会社 | 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ |
US7808770B2 (en) * | 2007-06-27 | 2010-10-05 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor |
JP4957737B2 (ja) | 2008-05-14 | 2012-06-20 | 株式会社村田製作所 | セラミック電子部品およびその製造方法ならびに集合部品 |
-
2009
- 2009-02-25 JP JP2009041727A patent/JP4957737B2/ja active Active
- 2009-04-09 TW TW098111778A patent/TWI417913B/zh active
- 2009-04-28 CN CN2009101354905A patent/CN101582329B/zh active Active
- 2009-05-08 KR KR1020090040105A patent/KR101054593B1/ko active IP Right Grant
- 2009-05-12 US US12/464,197 patent/US8004820B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0357977A2 (de) * | 1988-09-07 | 1990-03-14 | Siemens Aktiengesellschaft | Lötvorrichtung mit mindestens einer durch elekrische Widerstandswärme erhitzbaren Bügelelektrode |
CN1411010A (zh) * | 2001-10-05 | 2003-04-16 | 株式会社村田制作所 | 叠层陶瓷电子器件、集合电子器件和叠层陶瓷电子器件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8004820B2 (en) | 2011-08-23 |
TWI417913B (zh) | 2013-12-01 |
JP2009302509A (ja) | 2009-12-24 |
KR101054593B1 (ko) | 2011-08-04 |
US20090284897A1 (en) | 2009-11-19 |
CN101582329A (zh) | 2009-11-18 |
KR20090118843A (ko) | 2009-11-18 |
TW200947485A (en) | 2009-11-16 |
JP4957737B2 (ja) | 2012-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101582329B (zh) | 陶瓷电子部件和其制造方法以及集合部件 | |
CN102054586B (zh) | 陶瓷电子部件和其制造方法以及集合部件 | |
CN102623176B (zh) | 层叠陶瓷电子部件 | |
CN102915838B (zh) | 层叠陶瓷电子部件 | |
JP5206440B2 (ja) | セラミック電子部品 | |
JP2009054973A (ja) | 積層コンデンサおよびコンデンサ実装基板 | |
JP2014003328A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
CN102971809B (zh) | 层叠型陶瓷电子部件及其制造方法 | |
CN103383894A (zh) | 多层陶瓷电子元件及其制造方法 | |
JP2016025301A (ja) | コンデンサ素子およびその製造方法 | |
JP2005252104A (ja) | 積層セラミックコンデンサ | |
JP2009009944A (ja) | エアギャップ付き過電圧保護装置 | |
JP2006060147A (ja) | セラミック電子部品及びコンデンサ | |
JP4953989B2 (ja) | 積層コンデンサおよびコンデンサ実装基板 | |
JP2006229093A (ja) | ガラスセラミック基板の製造方法 | |
WO2023089871A1 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2013175659A (ja) | 多数個取り配線基板 | |
KR100841236B1 (ko) | 엘티씨씨를 이용한 에스엠디형 칩 안테나 제조방법 | |
JP2009147160A (ja) | 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品 | |
KR101139591B1 (ko) | 세라믹 전자부품 및 그 제조방법 그리고 집합부품 | |
KR20160133184A (ko) | 적층형 전자부품 | |
JPH06196334A (ja) | 積層インダクタ | |
JP2012204711A (ja) | セラミック多層基板とセラミック多層基板の製造方法 | |
KR20190053327A (ko) | 기판 내장용 적층 세라믹 전자 부품, 그 제조 방법 및 적층 세라믹 전자 부품 내장형 인쇄회로기판 | |
JP2011258735A (ja) | 複合多層基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |