CN101547006A - 相位同步电路 - Google Patents

相位同步电路 Download PDF

Info

Publication number
CN101547006A
CN101547006A CN200910128068A CN200910128068A CN101547006A CN 101547006 A CN101547006 A CN 101547006A CN 200910128068 A CN200910128068 A CN 200910128068A CN 200910128068 A CN200910128068 A CN 200910128068A CN 101547006 A CN101547006 A CN 101547006A
Authority
CN
China
Prior art keywords
signal
circuit
current
output
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910128068A
Other languages
English (en)
Other versions
CN101547006B (zh
Inventor
关根聪枝
荻野直幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101547006A publication Critical patent/CN101547006A/zh
Application granted granted Critical
Publication of CN101547006B publication Critical patent/CN101547006B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G11B20/10425—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by counting out-of-lock events of a PLL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1461—8 to 14 modulation, e.g. the EFM code used on CDs or mini-discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本发明提供一种相位同步电路，包括：充放电电路，能设定电容器的至少充电电流或放电电流的电流值，根据驱动信号对电容器充放电；振荡电路，输出与电容器的充电电压对应频率的振荡信号；驱动电路，在输入信号与振荡信号的相位差小于规定相位差时，使电容器的充电期间与放电期间一致，在相位差大于规定相位差时，作为驱动信号输出使相位差减少的第一驱动信号；设定电路，被输入并保持设定数据，基于设定数据设定充放电电路的至少充电电流或放电电流的电流值，在输入调节指示信号时，驱动电路作为驱动信号输出使电容器的充电期间与放电期间一致的第二驱动信号，在设定电路中保持根据第二驱动信号充放电的电容器的充电电压达到一定电平的设定数据。

Description

相位同步电路
技术领域
本发明涉及相位同步电路。
背景技术
在近年来的各种电子设备中，为了生成与输入信号的相位同步的输出信号大多采用相位同步电路(以下，称为PLL(Phase Locked Loop))。图5表示集成化的PLL300的一例。VCO(Voltage Controlled Oscillator)400输出与电容器C的充电电压对应的频率的输出信号OUT。相位比较电路410在输出信号OUT的相位比输入信号IN的相位延迟的情况下，在对应于相位差的期间输出高电平(以下，称为H电平)的脉冲信号QA。另外，在输出信号OUT的相位比输入信号IN的相位提前的情况下，在对应于相位差的期间输出H电平的脉冲信号QB。电荷泵420是根据脉冲信号QA、QB对电容器C进行充放电的电路，在向电荷泵420输入H电平的脉冲信号QA时，开关SW1接通，用电流源I1的偏置电流对经端子430连接的电容器C进行充电。另一方面，在向电荷泵420输入H电平的脉冲信号QB时，开关SW2接通，用电流源I2的偏置电流对电容器C进行放电。另外，电阻R与电容器C一起构成低通滤波器，使电荷泵420的充放电电流的高频成分衰减，补偿PLL300的反馈回路的相位。再有，电流源I1的偏置电流值基于偏置电流调节电路440的设定值而确定，VCO400的输出信号OUT的频率随着电容器C的充电电压的上升而升高。因而，由图5所示的结构构成的PLL300以使输出信号OUT的相位与输入信号IN的相位一致的方式动作。
在此，对输出信号OUT与输入信号IN的相位一致的状态即PLL300锁定的状态进行说明。在PLL300锁定时，无需改变电容器C的充电电压，所以相位比较电路410只要将脉冲信号QA、QB的输出设为L即可。不过，若将脉冲信号QA、QB的输出设为L，则例如在因电容器C的泄漏电流导致电容器C的充电电压降低产生微小的相位差时，对于与微小的相位差对应的H电平的脉冲信号QA，产生因开关SW1的寄生电容等无法接通开关SW1，PLL300不工作的问题。因此，在相位比较电路410中如图6所例示，按照即使在PLL300锁定的状态下也不使电容器C的充电电压变化的方式，输出开关SW1、SW2各自接通的期间相等的H电平的脉冲信号QA、QB(例如参照专利文献1或专利文献2)。
不过，即使在PLL300锁定，利用从相位比较电路410输出的H电平的脉冲信号QA、QB，开关SW1、SW2各自接通的期间相等的情况下，若对电容器C充放电的电流源I1、I2各自的偏置电流值不同，则无法保持一定的电容器C的充电电压，结果PLL300无法维持锁定。另外，即使在设计成使电流源I1、I2各自的偏置电流值一致的情况下，也由于制造偏差等难以使二者的偏置电流值一致。因而，在集成化的普通的PLL中，例如有时采用如下方法，即，在晶片所含的多个PLL中，作为样品抽出任意数量的PLL，基于抽出的PLL的电流源I1、I2的偏置电流值，按照晶片所含的其他PLL的电流源I1的偏置电流值与电流源I2的偏置电流值一致的方式预先设定偏置电流调节电路440。
专利文献1：特开2002—111493号公报
专利文献2：特开2002—368611号公报
如前所述，在基于从晶片作为样品抽出的PLL的电荷泵的充放电电流的电流值，预先设定晶片所含的其他PLL的电荷泵的充放电电流值的情况下，由于对没有作为样品抽出的PLL的电荷泵设定预测的充放电电流值，所以存在难以使充电电流与放电电流的电流值高精度一致的问题。
发明内容
本发明鉴于上述问题而实现，目的在于提供一种相位同步电路，能够使相位同步电路中的电荷泵的充电电流与放电电流的电流值高精度一致。
为了达到上述目的，本发明的相位同步电路，包括：充放电电路，其能够设定电容器的充电电流或放电电流的至少任一方的电流值，根据指示所述电容器的充放电的驱动信号对所述电容器进行充放电；振荡电路，其输出与所述电容器的充电电压对应的频率的振荡信号；驱动电路，其将第一驱动信号作为所述驱动信号输出，该第一驱动信号在所述输入信号与所述振荡信号的相位差小于规定的相位差时，使所述电容器的充电期间与放电期间一致，在所述相位差大于所述规定的相位差时，使所述相位差减少；设定电路，其被输入用于设定所述充放电电路的所述充电电流或所述放电电流的至少任一方的电流值的设定数据并保持所述设定数据，并且基于所述设定数据设定所述充放电电路的所述充电电流或所述放电电流的至少任一方的电流值，所述驱动电路在被输入指示所述充放电电路的充电电流和放电电流的电流值偏差的调节的调节指示信号时，作为所述驱动信号输出使所述电容器的充电期间与放电期间一致的第二驱动信号，在所述设定电路中保持使根据所述第二驱动信号充放电的所述电容器的充电电压达到一定电平的设定数据。
(发明效果)
本发明能够提供一种相位同步电路，其能够使相位同步电路中的电荷泵的充电电流和放电电流的电流值高精度一致。
附图说明
图1是表示本发明的一实施方式的光盘装置控制电路100的图；
图2是表示PLL33的结构例的图；
图3是开始光盘120的再生之前实施的处理的流程图；
图4是光盘120再生时实施的处理的流程图；
图5是表示一般的PLL的结构的图；
图6是用于说明一般的PLL的动作的图。
图中：10—微机；11—光盘用LSI；20—CPU；21—存储器；30—RF放大器；31—缺陷检测电路；32—数据限制器；33—PLL；34—EFM解调电路；35—纠错电路；36—处理电路；37—抖动检测电路；38—伺服电路；39—计数器；40—ADC；41—DAC；42—接口电路；50—设定寄存器；60—VCO；61—频率比较电路；62—模拟EFM信号生成电路；63、65—选择器；64—相位比较电路；66—电荷泵；67—电荷泵；68—分频电路；70、71—PMOS晶体管；72—NMOS晶体管；73、170—电阻；100—光盘装置控制电路；110—光拾取器；120—光盘；130—主轴电机；150—端子；160—电容器。
具体实施方式
根据本说明书及附图的记载，至少可明确以下事项。
图1是表示本发明的一实施方式的光盘装置控制电路100的图。
光盘装置控制电路100包括微机10(电流控制电路)和光盘用LSI(Large Scale Integration)11而构成。再有，本实施方式中的微机10和光盘用LSI11分别为集成电路，光盘120中例如记录有音乐数据。另外，在本实施方式中，将微机10和光盘用LSI11设为独立的集成电路，不过也可以设为一个集成电路。
微机10是控制光盘用LSI11的电路，包括CPU20(电流设定电路)、存储器21(保持电路)而构成。CPU20是总体控制微机10的处理器。在本实施方式中，例如在与光盘用LSI11之间进行各种数据的收发，并且对存储器21中存储的数据进行运算处理。存储器21是RAM(RandomAccessMemory)等可写入存储电路，储存CPU20的运算结果及来自光盘用LSI11的各种数据。
光盘用LSI11是为了使光盘120中记录的记录数据再生而对使光盘120旋转的主轴电机130、光拾取器110所具备的各种电机(未图示)进行控制的电路，包括RF放大器30、缺陷检测电路31(检测电路)、数据限制器(data slicer)32、PLL(Phase Locked Loop)33、EFM(Eight to FourteenModulation)解调电路34(同步信号输出电路)、纠错电路35(错误检测电路)、处理电路36、抖动检测电路37、伺服电路38、计数器39、ADC(Analog to Digital Converter)40、DAC(Digital to Analog Converter)41(设定电路)、接口电路42、开关SW10、11而构成。
首先，对构成光盘用LSI11的各电路的概要进行说明。
RF放大器30接受来自光拾取器110的表示光盘120中记录的记录数据的检测信号DET(输出信号)，分别生成放大了检测信号DET的电平后的RF(Radio Frequency)信号、表示焦点误差的聚集误差信号FE、表示跟踪误差的跟踪误差信号TE。
缺陷检测电路31是基于来自RF放大器30的RF信号的电平，输出表示光盘120的记录面的划伤及污渍等的有无的缺陷信号DEF(检测信号)的电路。详细说明如下，即，在光盘120的记录面上有划伤等的情况下，从光拾取器110输出的检测信号DET的电平变低，所以RF信号的电平也随之降低。另一方面，在光盘120的记录面上没有划伤等的情况下，从光拾取器110输出的检测信号DET的电平变高，所以RF信号的电平也随之上升。因此，通过在缺陷检测电路31中比较规定电平的阈值Vt和RF信号的电平，能够检测光盘120的记录面上划伤等的有无。再有，在本实施方式中，在光盘120的记录面上有划伤等的情况下，输出高电平(以下，称为H电平)的缺陷信号DEF，在光盘120的记录面上没有划伤等的情况下，输出低电平(以下，称为L电平)的缺陷信号DEF。另外，缺陷检测电路31能够由例如特开2007—250046号公报的图2所示的电路构成。
数据限制器32将从RF放大器30输出的RF信号2值化，并作为输出信号SL输出。
PLL33是基于来自DAC41的控制信号CONT和来自后述的接口电路42的控制信号S1～S6，生成与来自数据限制器32的输出信号SL同步的时钟信号CLK的电路。
EFM解调电路34与来自PLL33的时钟信号CLK同步地对实施了EFM调制的输出信号SL进行EFM解调，生成帧。另外，本实施方式中的帧中含有用于预先获取帧同步的同步信号，EFM解调电路34每当检测同步信号都输出帧同步信号(同步信号)。
纠错电路35是基于从EFM解调电路34输出的帧中含有的纠错码进行纠错的电路。本实施方式中，例如预先在帧中含有基于CIRC(CrossInterleaved Read—Solomon Code)的纠错码C1、C2。另外，本实施方式的纠错电路35分别输出表示检测出了C1错误或C2错误的错误检测信号、表示能够基于CIRC进行纠错的纠错信号、实施了基于CIRC的纠错的输出信号。再有，本实施方式的纠错电路35可通过例如特开平10—150368号公报所记载的纠错电路来实现。
处理电路36是基于由纠错电路35实施了纠错的输出信号生成声音信号，向功率放大器(未图示)输出的电路。
抖动检测电路37是用于检测从PLL33输出的时钟信号CLK的抖动的电路。再有，本实施方式的抖动检测电路37的检测结果只在光盘120的再生中经开关SW11输入到ADC40。
伺服电路38基于来自PLL33的时钟信号CLK和来自振荡出作为光盘用LSI11的基准的频率的晶体振荡电路(未图示)的输出，按照光盘120以一定的线速度旋转的方式控制主轴电机130，并且，基于来自RF放大器30的表示焦点误差的聚集误差信号、表示跟踪误差的跟踪误差信号、来自抖动检测电路37的检测结果，以使光拾取器110的激光追从光盘120的轨道的方式控制光拾取器110所具备的各种电机(未图示)。
计数器39是与来自PLL33的时钟信号CLK同步地改变计数值的电路。本实施方式的伺服电路38将光盘120旋转的线速度控制成恒定，所以从光拾取器110输出的数据的数据率为恒定。因而，再生时从PLL33输出的时钟信号CLK的频率为规定的频率。另外，若时钟信号CLK的频率为规定的频率，则规定期间内变化的计数器39的计数值为规定的计数值。通过比较规定期间内变化的计数器39的计数值和规定的计数值，CPU20能够获得与来自PLL33的时钟信号CLK的频率的变化有关的信息。再有，本实施方式的计数器39设为增序计数器，计数值每隔规定期间复位。
ADC40是将输入的模拟信号转换为数字信号的电路。在本实施方式中，经由接口电路42而由CPU20控制的开关SW10、SW11中，若只有开关SW10接通，则输入后述的PLL33的电荷泵充放电的电容器的充电电压，若只有开关SW11接通，则输入抖动检测电路37的输出。详细后面叙述，不过，本实施方式的ADC40，在光盘120的再生前经开关SW10与PLL33连接，在光盘120的再生中经开关SW11与抖动检测电路37连接。这样，不会将PLL33的电荷泵充放电的电容器的充电电压和抖动检测电路37的输出同时转换为数字信号，所以无需新设置ADC。因而，只要设置开关SW10、SW11即可，能够减小芯片面积的增加。
DAC41是基于内部所具备的可写入的寄存器即设定寄存器50所保持的设定值(设定数据)，设定后述的PLL33的电荷泵的充电电流的电路，输出用于控制PLL33的电荷泵的充电电流的控制信号CONT。
接口电路42是在与微机10之间进行各种数据的收发的电路。详述如下，即，在本实施方式中，分别接收来自缺陷检测电路31的缺陷信号DEF、来自EFM解调电路34的帧同步信号、来自纠错电路35的错误检测信号及纠错信号、计数器39的计数值、ADC40的数字数据，向CPU20发送。另外，接口电路42从CPU20接收用于控制PLL33的数据、控制开关SW10、11的数据。
图2是表示PLL33的结构例的图。PLL33包括VCO(Voltage ControlledOscillator)60、频率比较电路61、模拟EFM信号生成电路62、选择器63、65、相位比较电路64、电荷泵66(充放电电路)、电荷泵67、分频电路68而构成。再有，模拟EFM信号生成电路62、选择器63、65、相位比较电路64相当于本发明的驱动电路。另外，VCO60和分频电路68相当于本发明的振荡电路。
VCO60是输出与经端子150的电压VA外部连接的电容器160的充电电压对应的频率的时钟信号的电路。再有，在本实施方式中，电容器160的充电电压为电压VA，VCO60根据电容器160的充电电压VA的上升使时钟信号的频率也上升。另外，在本实施方式中，从VCO60输出的振荡信号输入到分频电路68。分频电路68将输入的振荡信号1/N(N：任意的设定值)分频，作为时钟信号CLK(振荡信号)输出。
频率比较电路61是基于控制信号S1比较输出信号SL和时钟信号CLK的频率，输出与频率之差对应的脉冲信号PA、PB的电路。详述如下，即，在控制信号S1为H电平的情况下，若输出信号SL的频率比时钟信号CLK的频率低，则在与频率之差对应的期间输出成为L电平的脉冲信号PA，若输出信号SL的频率比时钟信号CLK的频率高，则在与频率之差对应的期间输出成为H电平的脉冲信号PB。另外，本实施方式的频率比较电路61在控制信号S1为L电平的情况下，输出H电平的脉冲信号PA和L电平的脉冲信号PB。
模拟EFM信号生成电路62是在来自接口电路42的控制信号S2例如为H电平的情况下输出模拟EFM信号，在控制信号S2例如为L电平的情况下停止模拟EFM信号的输出的电路。本实施方式的模拟EFM信号生成电路62预先将经EFM调制的信号存储在表等(未图示)中，在输入H电平的控制信号S2时，将存储的信号作为模拟EFM信号输出。另外，例如，也可以通过特开2001—202626号公报及特开2005—353234号公报所记载的模拟EFM信号电路生成模拟EFM信号。
选择器63是基于来自接口电路42的控制信号S3的电平选择输入的模拟EFM信号、输出信号SL、时钟信号CLK，作为输出信号SEL1、SEL2输出到相位比较电路64的电路。具体而言，在控制信号S3例如为H电平的情况下，将输出信号SL和时钟信号CLK作为输出信号SEL1、SEL2输出。另外，在控制信号S3例如为L电平的情况下，将模拟EFM信号作为输出信号SEL1、SEL2输出。再有，L电平的控制信号S3相当于本发明中的调节指示信号。
相位比较电路64是输出与来自选择器63的输出信号SEL1和输出信号SEL2的相位差对应的脉冲信号QA、QB的电路。详述如下，即，在输出信号SEL2的相位比输出信号SEL1的相位延迟的情况下，在与相位差对应的期间输出成为L电平的脉冲信号QA，在输出信号SEL2的相位比输出信号SEL1的相位提前的情况下，在与相位差对应的期间输出成为H电平的脉冲信号QB。另外，本实施方式的相位比较电路64在输出信号SEL1、SEL2各自的相位一致的情况下，输出后述的电荷泵66的PMOS晶体管71和NMOS晶体管72接通的期间相等的L电平的脉冲信号QA和H电平的脉冲信号QB。再有，所述的输出信号SEL1、SEL2各自的相位一致的情况下输出的脉冲信号QA、QB的期间是在PMOS晶体管71和NMOS晶体管72接通所需要的期间中足够短的规定期间。再有，以下，本实施方式中，输入到相位比较电路64的信号的各自相位同步的情况作为PLL33锁定的状态。
选择器65在来自接口电路42的控制信号S4例如为H电平的情况下，将来自相位比较电路64的脉冲信号QA、QB分别作为驱动信号DR1、DR2输出到电荷泵66。另外，在控制信号S4例如为L电平的情况下，输出基于控制信号S5、S6的电平的电平的驱动信号DR1、DR2。对控制信号S4为L电平的情况详述如下，即，驱动信号DR1变成控制信号S5的电平翻转后的电平，驱动信号DR2变成与控制信号S6的电平相同的电平。再有，以下，在本实施方式中，例如将控制信号S4为H电平、控制信号S5为H电平的状态记载成控制信号(S4，S5)＝(H，H)。再有，在本实施方式中，控制信号(S3，S4)＝(H，H)时从选择器65输出的驱动信号DR1、DR2相当于本发明的第一驱动信号，控制信号(S3，S4)＝(L，H)时从选择器65输出的驱动信号DR1、DR2相当于本发明的第二驱动信号。
电荷泵66是基于从选择器65输出的驱动信号DR1、DR2对经由端子150连接的电容器160进行充放电的电路，包括PMOS晶体管70、71、NMOS晶体管72、电阻73而构成。再有，在本实施方式中，电阻73的电阻值设为R1，PMOS晶体管71、NMOS晶体管72的导通电阻比电阻值R1足够小。另外，在本实施方式中，在PMOS晶体管70的栅电极上输入来自DAC41的控制信号CONT，所以PMOS晶体管70的导通电阻由来自DAC41的控制信号CONT的电平控制。因而，在输入使PMOS晶体管71导通的驱动信号DR1时，电荷泵66用与DAC41的控制信号CONT的电平对应的电流值的电流对电容器160进行充电。另外，在输入使NMOS晶体管72导通的驱动信号DR2时，电荷泵66用与电阻73的电阻值R1对应的电流值的电流对电容器160进行放电。
电荷泵67是在脉冲信号PA为L电平的期间对电容器160进行充电，在脉冲信号PA为H电平的期间对电容器160进行放电的电路。另外，本实施方式的电荷泵67是在分别输入H电平的脉冲信号PA和L电平的脉冲信号PB时，成为输出高阻抗的状态的电路。因而，本实施方式的电荷泵67在控制信号S1为H电平的情况下，根据从频率比较电路61输出的脉冲信号PA、PB而被驱动，对电容器160进行充放电。另一方面，在控制信号S1为L电平的情况下，在本实施方式的电荷泵67上分别输入H电平的脉冲信号PA和L电平的脉冲信号PB，所以输出成为高阻抗，电荷泵67的输出从端子150电切离。
电阻170与电容器160一起构成低通滤波器，使从电荷泵66输出的充放电电流的高频成分衰减。再有，所述的低通滤波器补偿PLL33的反馈回路的相位。
在此，参照图3所示的流程图，对光盘120中记录的音乐的再生开始之前实施的PLL33的充电电流的调节也就是使PLL33的充电电流与放电电流的电流值一致的处理进行说明。再有，在本实施方式中，光盘用LSI11的开关SW10接通、开关SW11断开、来自DAC41的控制信号CONT的电平例如为光盘用LSI11的电源电压Vdd的一半即Vdd/2、频率比较电路61的充放电电流停止、电荷泵66的PMOS晶体管71截止、NMOS晶体管72导通的状态作为初始状态。
若起动微机10及光盘用LSI11，则CPU20为了将光盘用LSI11设为初始状态，经由接口电路42发送用于接通开关SW10并断开开关SW11的数据、以来自DAC41的控制信号CONT的电平变为Vdd/2的方式对设定寄存器50进行设定的数据及控制信号(S1，S4，S5，S6)＝(L，L，L，H)(S200)。然后，CPU20为了对电容器160仅充电规定期间，发送控制信号(S5，S6)＝(H，L)后，发送L电平的控制信号S5(S201)。再有，在本实施方式中，开始充电后直到停止充电的规定期间确定成电容器160的充电停止后经过了足够长的时间时，充电电压VA大致成为Vdd/2。再有，所述的规定期间可参照基于电容器160的电容值、PMOS晶体管70的电阻值、电阻170的电阻值的时间常数而确定。另外，CPU20经由接口电路42以规定的间隔接收从ADC40输出的表示电容器160的充电电压VA的值的数据，并存储在存储器21中。CPU20基于存储在存储器21中的充电电压VA的值，在例如表示最新的充电电压VA的值的最新数据与最新数据之前两次接收的数据之差均在例如5％以内时(S202：是)，将最新数据作为基准电压Vref存储在存储器21中(S203)。另一方面，在最新数据与之前两次接收的数据之差均不在5％以内时(S202：否)，继续比较接收数据与最新数据的处理(S202)。
在执行了S203的处理之后，CPU20为了基于来自模拟EFM信号生成电路62的输出来驱动电荷泵66，经由接口电路42发送控制信号(S2，S3，S4)＝(H，L，H)(S204)。接口电路42若收到控制信号(S2，S3，S4)＝(H，L，H)，则选择器63的输出信号SEL1、SEL2均成为模拟EFM信号。输出信号SEL1、SEL2均成为模拟EFM信号时，由于相位同步，所以从相位比较电路64输出PLL33为锁定状态的驱动信号DR1、DR2。因而，在PLL33锁定的状态下，充电电压VA基于电荷泵66的充电电流和放电电流的电流值的大小而变化。详述如下，即，充电电流大于放电电流时，充电电压VA上升，充电电流小于放电电流时，充电电压VA下降。另外，只有在充电电流和放电电流的电流值一致的情况下，充电电压VA恒定。在相位比较电路64输出所述的驱动信号DR1、DR2时，电容器160的充电电压VA与基准电压Vref一致的情况下(S205：是)，如前所述来自电荷泵66的充电电流和放电电流的电流值一致，所以无需改变充电电流的电流值，CPU20不更新而保持设定寄存器50中设定的设定值(S206)，结束处理。另一方面，在相位比较电路64输出所述的驱动信号DR1、DR2时，电容器160的充电电压VA不与基准电压Vref一致的情况下(S205：否)，CPU20算出充电电压VA与基准电压Vref之差，对于算出的差值，例如利用减少差值的规定的比例控制的运算式执行运算处理(S207)。然后，基于运算结果改变设定寄存器50的设定值(S208)。进而，转移到对充电电压VA与基准电压Vref的值进行比较的处理(S205)。这样，微机10通过在光盘用LSI11中实施上述的处理，能够使PLL33的电荷泵66的充电电流和放电电流的电流值一致。
如前所述，即使在音乐的再生前调节了PLL33的充电电流的情况下，也存在再生中有周围温度的变化及电源电压变动等时，PLL33的充电电流和放电电流的电流值变动，以再生前的设定值使PLL33动作时，PLL33难以维持锁定状态的情况。为此，在本实施方式的光盘装置控制电路100中，光盘120中记录的音乐再生时，执行使电荷泵66的充电电流和放电电流的电流值一致的处理。以下，参照图4所示的流程图，对光盘120再生时使电荷泵66的充电电流和放电电流的电流值一致的处理进行说明。再有，在本实施方式中，通过用图3说明的处理，预先在设定寄存器50中保持使电荷泵66的充电电流和放电电流的电流值一致的设定值。
首先，例如在从外部接口(未图示)向CPU20输入指示开始音乐再生的指示信号时，CPU20经由接口电路42发送控制信号(S1，S2，S3，S4)＝(H，L，H，H)和断开开关SW10、接通开关SW11的数据，以开始光盘120中记录的记录数据的读入(S301)。再有，接口电路42接收上述控制信号时，频率比较电路61动作，选择器63将输出信号SL、时钟信号CLK分别作为输出信号SEL1、SEL2输出，选择器65将来自相位比较电路64的输出作为驱动信号DR1、DR2输出。也就是说，PLL33使来自分频电路68的时钟信号CLK的相位与来自数据限制器32的输出信号SL同步地动作。在PLL33使输出信号SL与时钟信号CLK的相位同步后，若从EFM解调电路34输出表示可再生音乐的帧同步信号(S302：是)，则CPU20执行基于来自缺陷检测电路31的缺陷信号DEF的电平的处理(S303)。另一方面，若未从EFM解调电路34输出帧同步信号(S302：否)，则CPU20反复进行S302的处理直到输出帧同步信号为止。
在此，对再生中从缺陷检测电路31输出的缺陷信号DEF为L电平的情况(S303：L)进行说明。若再生中未从纠错电路35输出表示检测到了C1错误或C2错误的情况的错误检测信号(S304：否)，则光盘装置控制电路100继续音乐的再生(S303)。另一方面，若从纠错电路35输出表示检测到了C1错误或C2错误的情况的错误检测信号(S304：是)，则CPU20比较规定期间内变化的计数器39的计数值和规定的计数值，进行基于比较结果的处理(S305)。在规定期间内变化的计数器39的计数值是规定的计数值时(S305：是)，即时钟信号CLK的频率是规定的频率时，光盘装置控制电路100继续音乐的再生(S303)。在规定期间内变化的计数器39的计数值不是规定的计数值时(S305：否)，例如规定期间内变化的计数器39的计数值大于规定的计数值时，由于时钟信号CLK的频率比规定的频率高，所以以使来自DAC41的控制信号CONT的电平上升的方式改变设定寄存器50的设定值(S306)。另一方面，在规定期间内变化的计数器39的计数值小于规定的计数值时，由于时钟信号CLK的频率比规定的频率低，所以以使来自DAC41的控制信号CONT的电平降低的方式改变设定寄存器50的设定值(S306)。在上述S306的处理中，例如以使来自DAC41的控制信号CONT的电平上升的方式改变设定寄存器50的设定值时，电荷泵66的PMOS晶体管70的导通电阻变大。因而，充电电流减小，充电电压VA降低，由此作为VCO60的振荡频率的时钟信号CLK的频率下降。然后，进行了S306的处理后，输出帧同步信号时(S307：是)，光盘装置控制电路100继续音乐的再生(S303)。另一方面，没有输出帧同步信号时(S307：否)，CPU20反复进行来自S304的处理直到输出帧同步信号为止。
另外，对再生中从缺陷检测电路31输出的缺陷信号DEF为H电平的情况(S303：H)，即再生中由于光盘120表面的划伤等来自光拾取器110的检测信号DET的电平降低，PLL33的锁定解除的情况进行说明。若从缺陷检测电路31输出H电平的缺陷信号DEF(S303：H)，则CPU20为了停止电荷泵66的充放电动作，经由接口电路42发送控制信号(S1，S4，S5，S6)＝(L，L，L，L)(S308)。接口电路42收到上述控制信号时，使频率比较电路停止，从选择器65输出H电平的驱动信号DR1和L电平的驱动信号DR2。再有，通过S308的处理，电荷泵66、67的输出分别成为高阻抗的状态，所以保持充电电压VA。因而，PLL33根据与充电电压VA对应的振荡频率动作。然后，CPU20将设定寄存器50的当前设定值作为第一设定值存储到存储器21中。进而，CPU20算出与设定寄存器50中设定了第一设定值时的控制信号CONT的电平相比控制信号CONT的电平变低的设定值，作为第二设定值存储到存储器21中(S309)。再有，本实施方式的第二设定值，例如是CPU20通过在第一设定值上乘以规定的比例而算出。然后，在来自缺陷检测电路31的缺陷信号DEF为L电平，即光拾取器110的激光在光盘120表面的划伤等上通过时(S310：是)，CPU20为了在设定寄存器50上设定第二设定值，重新开始电荷泵66的动作，向接口电路42发送控制信号(S1，S4)＝(H，H)和第二设定值(S311)。因而，在接口电路42收到上述控制信号和第二设定值时，在电荷泵66的充电电流比放电电流更增加的状态下重新开始PLL33的动作。然后，PLL33成为锁定状态、输出帧同步信号时(S312：是)，CPU20为了在设定寄存器50上设定第一设定值，向接口电路42进行发送(S313)。然后，进行了S313的处理后，光盘装置控制电路100继续音乐的再生(S303)。
由以上说明的结构构成的本实施方式的光盘装置控制电路100，起动后开始光盘120的再生前，在设定寄存器50上设定使电荷泵66的充电电流和放电电流的电流值一致的设定值(S200～S208)。因而，与例如基于从晶片中作为样品抽出的PLL的电荷泵的充放电电流的电流值来预先设定晶片中含有的其他PLL的电荷泵的充放电电流值的情况相比较时，可高精度地使电荷泵的充电电流与放电电流一致。另外，若与从所述的晶片使用样品调节PLL的电荷泵的充放电电流的情况相比较，则选择含有规定精度以上的电荷泵的集成电路时，能够提高成品率。
另外，本实施方式的光盘装置控制电路100，可包括微机10和光盘用LSI11而构成，CPU20在设定寄存器50上设定使电荷泵66的充电电流和放电电流的电流值一致的设定值(S200～S208)。
另外，即使在光盘120的再生开始之前调节了PLL33的充电电流的情况下，也存在再生中由于温度等的变化电荷泵66的充电电流和放电电流的平衡被打破的情况。由此，即使在PLL33锁定的状态下，也存在充电电压VA变化，结果锁定解除的情况。在本实施方式中，将时钟信号CLK的频率变化用计数器39作为计数值来参照，由此调节电荷泵的充电电流和放电电流的平衡(S305)。因而，能够在光盘120的再生中使电荷泵的充电电流和放电电流的电流值一致，所以PLL33即使在存在温度变化等的情况下，也能够维持锁定状态。
另外，本实施方式的CPU20在再生中输出表示检测到了来自纠错电路35的C1错误的情况的错误检测信号时(S304：是)，将时钟信号CLK的频率变化用计数器39作为计数值来参照(S305)。因而，在没有输出错误检测信号时无需改变时钟信号CLK的频率，所以例如通过停止计数器39的动作，能够削减光盘用LSI11的耗电。
另外，若再生中从缺陷检测电路31输出的缺陷信号DEF为H电平(S303：H)，则来自光拾取器110的检测信号DET的电平降低，来自数据限制器32的输出信号SL也随之降低电平，所以PLL33的锁定解除。在PLL33的锁定解除时，由于电荷泵66的输出停止(S308)等的影响，有时电容器160的充电电压VA降低。在本实施方式中，在缺陷信号DEF从H电平向L电平变化时，使电荷泵的充电电流比缺陷信号DEF从L电平向H电平变化前的充电电流增加(S311)，然后返回到缺陷信号DEF从L电平向H电平变化前的充电电流(S313)。因而，在缺陷信号DEF从H电平向L电平变化时，能够使PLL33在时间上尽早成为锁定状态。
另外，在本实施方式中，在缺陷信号DEF从H电平向L电平变化时，使电荷泵的充电电流比缺陷信号DEF从L电平向H电平变化前的充电电流增加(S311)，然后，在从EFM解调电路34输出帧同步信号的时刻(S312)，返回到缺陷信号DEF从L电平向H电平变化前的充电电流(S313)。即，PLL33成为锁定状态后，设定成缺陷信号DEF变为H电平前调节的充电电流，所以能够维持PLL33的锁定状态。
再有，上述实施例是便于理解本发明的例子，而不是用来限定并解释本发明。本发明在不脱离其宗旨的范围内，能够进行变更或改良，并且本发明中还包括其等同物。
本实施方式中的电荷泵66设定成用控制信号CONT控制PMOS晶体管70的栅极电压的结构，但并不限于此。例如，也可以设定成不采用PMOS晶体管70，而用控制信号CONT控制PMOS晶体管71的栅极电压的结构。另外，也可以将PMOS晶体管70设定成规定电阻值的电阻，将电阻73用NMOS晶体管置换，用控制信号CONT控制置换的NMOS晶体管的栅极电压。
在本实施方式中，如图3的流程图所示，在使相位比较电路64动作后(S204)，进行比较充电电压VA和基准电压Vref的处理(S205)，不过，也可以例如不将充电电压VA和基准电压Vref比较，而像S202中的处理那样观察充电电压VA的变化。具体而言，首先，在CPU20使相位比较电路64动作后，CPU20以规定的间隔依次取入充电电压VA并存储到存储器21中。然后，取最新的充电电压VA和最新的充电电压VA之前一次存储的充电电压VA之差。进而，差值为正的情况下，电荷泵66的充电电流变成大于放电电流，所以CPU20使控制信号CONT上升。另一方面，在差值为负的情况下，电荷泵66的充电电流变成小于放电电流，所以CPU20使控制信号CONT下降。然后，在差值的绝对值小于规定值时，也可以不更新而保持设定寄存器50的设定值(S206)，结束处理。
另外，在本实施方式中，在图2的S204中，从选择器63还输出模拟EFM信号，但并不限于此。例如，也可以进行如下开闭控制，即，将控制信号S4设成L电平，基于控制信号S5、S6使PMOS晶体管71和NMOS晶体管72在相同期间内接通、断开。此时，与本实施方式同样，能够使PMOS晶体管70的电阻值与电阻值73一致。
另外，在本实施方式中，计数器39与时钟信号CLK同步地改变计数值，不过，例如也可以使帧同步信号也以规定的频率产生，从而基于帧同步信号改变计数值。
另外，在本实施方式中，在图4的流程图中，基于EFM解调电路34输出的帧同步信号，CPU20在设定寄存器50上设定第一设定值(S312)，不过，也可以替代帧同步信号，例如EFM解调电路34输出帧中含有的子码信号，基于子码信号进行处理。此时，在S312中，例如反复进行S312的处理直到输出子码信号为止(S312：是)。

Claims (6)

1、一种相位同步电路，其特征在于，包括：
充放电电路，其能够设定电容器的充电电流或放电电流的至少任一方的电流值，根据指示所述电容器的充放电的驱动信号对所述电容器进行充放电；
振荡电路，其输出与所述电容器的充电电压对应的频率的振荡信号；
驱动电路，其将第一驱动信号作为所述驱动信号输出，该第一驱动信号在作为所述振荡信号的基准的输入信号与所述振荡信号的相位差小于规定的相位差时，使所述电容器的充电期间与放电期间一致，在所述相位差大于所述规定的相位差时，使所述相位差减少；和
设定电路，其被输入用于设定所述充放电电路的所述充电电流或所述放电电流的至少任一方的电流值的设定数据并保持所述设定数据，并且基于所述设定数据设定所述充放电电路的所述充电电流或所述放电电流的至少任一方的电流值，
所述驱动电路在被输入指示对所述充放电电路的充电电流和放电电流的电流值偏差进行调节的调节指示信号时，作为所述驱动信号输出使所述电容器的充电期间与放电期间一致的第二驱动信号，
在所述设定电路中，保持使根据所述第二驱动信号充放电的所述电容器的充电电压达到一定电平的设定数据。
2、一种相位同步电路，其特征在于，包括：
充放电电路，其能够设定电容器的充电电流或放电电流的至少任一方的电流值，根据指示所述电容器的充放电的驱动信号对所述电容器进行充放电；
振荡电路，其输出与所述电容器的充电电压对应的频率的振荡信号；
驱动电路，其将第一驱动信号作为所述驱动信号输出，该第一驱动信号在作为所述振荡信号的基准的输入信号与所述振荡信号的相位差小于规定的相位差时，使所述电容器的充电期间与放电期间一致，在所述相位差大于所述规定的相位差时，使所述相位差减少；和
电流控制电路，其设定所述充放电电路的所述充电电流或所述放电电流的至少任一方的电流值，
所述驱动电路在被输入指示对所述充放电电路的充电电流和放电电流的电流值偏差进行调节的调节指示信号时，作为所述驱动信号输出使所述电容器的充电期间与放电期间一致的第二驱动信号，
所述电流控制电路设定所述充放电电路的所述充电电流或所述放电电流的至少任一方的电流值，以使根据所述第二驱动信号充放电的所述电容器的充电电压达到一定电平。
3、根据权利要求2所述的相位同步电路，其特征在于，
还包括同步信号输出电路，该同步信号输出电路在所述输入信号的相位与所述振荡信号的相位同步时输出同步信号，
在输出所述同步信号后，所述电流控制电路基于所述输入信号的频率和所述振荡信号的频率的大小关系，设定所述充放电电路的所述充电电流或所述放电电流的至少任一方的电流值，以使根据所述第一驱动信号充放电的所述电容器的充电电压所对应的所述振荡信号的频率与所述输入信号的频率一致。
4、根据权利要求3所述的相位同步电路，其特征在于，
还包括错误检测电路，该错误检测电路基于用于检测所述输入信号中含有的错误的信号，在所述输入信号中存在错误时，输出错误检测信号，
在输出所述同步信号后，若输出所述错误检测信号，则所述电流控制电路设定所述充放电电路的所述充电电流或所述放电电流的至少任一方的电流值，以使根据所述第一驱动信号充放电的所述电容器的充电电压所对应的所述振荡信号的频率与所述输入信号的频率一致。
5、根据权利要求2～4中任一项所述的相位同步电路，其特征在于，
所述输入信号是来自读出光盘中记录的记录数据的光拾取器的输出信号所对应的信号，
所述相位同步电路还包括检测电路，该检测电路输出表示所述输出信号的电平与规定电平的大小关系的检测信号，
所述电流控制电路包括：
保持电路，其基于所述检测电路的所述检测信号，保持所述输出信号变成低于规定电平之前设定的表示所述充放电电路的所述充电电流的电流值的设定值；和
电流设定电路，其在根据所述第一驱动信号充放电所述电容器时，若所述输出信号的振幅电平从低于规定电平的状态达到高于规定电平的状态，则在以所述充放电电路的所述充电电流的电流值增加的方式设定所述充电电流的电流值后，基于所述保持电路中保持的所述设定值，将所述充放电电路的所述充电电流的电流值设定成所述输出信号变成低于规定电平之前设定的电流值。
6、根据权利要求4所述的相位同步电路，其特征在于，
所述输入信号是来自读出光盘中记录的记录数据的光拾取器的输出信号所对应的信号，
所述相位同步电路还包括检测电路，该检测电路输出表示所述输出信号的电平与规定电平的大小关系的检测信号，
所述错误检测电路基于所述输入信号中含有的纠错码，在能够纠错时输出纠错信号，
所述电流控制电路包括：
保持电路，其基于所述检测电路的所述检测信号，保持所述输出信号变成低于规定电平之前设定的表示所述充放电电路的所述充电电流的电流值的设定值；和
电流设定电路，其在根据所述第一驱动信号充放电所述电容器时，若所述输出信号的振幅电平从低于规定电平的状态达到高于规定电平的状态，则在以所述充放电电路的所述充电电流的电流值增加的方式设定所述充电电流的电流值后，输出所述同步信号或所述纠错信号中的至少任一方时，基于所述保持电路中保持的所述设定值，将所述充放电电路的所述充电电流的电流值设定成所述输出信号变成低于规定电平之前设定的电流值。
CN2009101280687A 2008-03-26 2009-03-23 相位同步电路 Active CN101547006B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-081703 2008-03-26
JP2008081703A JP5143602B2 (ja) 2008-03-26 2008-03-26 位相同期回路
JP2008081703 2008-03-26

Publications (2)

Publication Number Publication Date
CN101547006A true CN101547006A (zh) 2009-09-30
CN101547006B CN101547006B (zh) 2012-01-04

Family

ID=41116094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101280687A Active CN101547006B (zh) 2008-03-26 2009-03-23 相位同步电路

Country Status (3)

Country Link
US (1) US8102158B2 (zh)
JP (1) JP5143602B2 (zh)
CN (1) CN101547006B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110703409A (zh) * 2018-07-10 2020-01-17 三星电机株式会社 相机模块

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5537992B2 (ja) * 2010-02-24 2014-07-02 三洋電機株式会社 二次電池の充電方法、二次電池の充電制御装置及びパック電池
JP2015061171A (ja) * 2013-09-18 2015-03-30 日本電波工業株式会社 発振装置
CN106571811B (zh) * 2015-10-09 2023-06-02 张伟林 同步补偿型三相马达同步控制电路
JP2019204998A (ja) * 2018-05-21 2019-11-28 株式会社デンソー Ｐｌｌ回路
JP7363441B2 (ja) * 2019-12-11 2023-10-18 セイコーエプソン株式会社 チャージポンプ回路、ｐｌｌ回路および発振器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730414A (en) * 1980-07-30 1982-02-18 Fujitsu Ltd Offset automatic compensating system
US5166641A (en) * 1992-03-17 1992-11-24 National Semiconductor Corporation Phase-locked loop with automatic phase offset calibration
CN1174551C (zh) * 1997-07-24 2004-11-03 三菱电机株式会社 锁相环频率合成器及控制锁相环频率合成器的方法
JP2002111493A (ja) 2000-09-29 2002-04-12 Sanyo Electric Co Ltd Ｐｌｌ回路
JP2002368611A (ja) * 2001-06-05 2002-12-20 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
US6734742B2 (en) * 2002-01-30 2004-05-11 Stmicroelectronics, Inc. Voltage controlled oscillator capable of linear operation at very low frequencies
US7151413B2 (en) * 2004-12-02 2006-12-19 Via Technologies Inc. Low noise charge pump for PLL-based frequence synthesis
CN101346882B (zh) * 2005-12-27 2012-08-08 松下电器产业株式会社 相位同步电路
JP2008035451A (ja) * 2006-08-01 2008-02-14 Niigata Seimitsu Kk 周波数シンセサイザおよびこれに用いるループフィルタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110703409A (zh) * 2018-07-10 2020-01-17 三星电机株式会社 相机模块
CN110703409B (zh) * 2018-07-10 2023-02-17 三星电机株式会社 相机模块

Also Published As

Publication number Publication date
JP5143602B2 (ja) 2013-02-13
US8102158B2 (en) 2012-01-24
JP2009239526A (ja) 2009-10-15
US20090243557A1 (en) 2009-10-01
CN101547006B (zh) 2012-01-04

Similar Documents

Publication Publication Date Title
CN101547006B (zh) 相位同步电路
CN1652466B (zh) 时钟生成方法和时钟生成装置
KR100200224B1 (ko) 외부 동작인자의 변동에 관계없이 안정하게 이 외부 동작인자에 대응하는 내부 동작인자를 실현하는 것이 가능한 반도체 장치
CN104136928B (zh) 用于使用时间-数字转换器来检测电压变化的电路
CN1584774B (zh) 半导体集成电路
US6333652B1 (en) Delay circuit
CN105683855B (zh) 用于扩展电路频率范围并且用于超频或降频的装置及方法
TW307068B (zh)
US8134417B2 (en) Automatic amplitude control for voltage controlled oscillator
CN101753136A (zh) 半导体集成电路
WO2006074301A2 (en) Low power method of monitoring and of responsively initiating higher powered intelligent response to detected change of condition
CN107852133A (zh) 响应于电源电压变化提供时钟频率调节的电路和方法
CN101741352A (zh) 频率随温度变化的振荡器
CN104320139A (zh) 基于电荷匹配的全对称四端动态比较器的失调校正方法
US6618310B2 (en) Synchronous semiconductor memory device and refresh method thereof
US7266170B2 (en) Signal generating circuit, timing recovery PLL, signal generating system and signal generating method
US5373257A (en) Phase synchronization circuit having a loop filter including two voltage/current converters
JP2938562B2 (ja) 位相同期回路ｉｃ
US6493305B1 (en) Pulse width control circuit
CN114035649B (zh) 用于片上***的实时时钟模块的装置和方法
JPS63287211A (ja) デジタルｐｌｌ回路
CN100588122C (zh) 脉冲发生器、光盘写入器和调谐器
KR100307125B1 (ko) 디스크 재생 장치 및 ｒｆ 증폭기 제어 회로
US8258798B2 (en) On chip duty cycle measurement module
JP2001250382A (ja) クロック再生回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant