CN101336480B - 电荷平衡的绝缘栅双极晶体管 - Google Patents

电荷平衡的绝缘栅双极晶体管 Download PDF

Info

Publication number
CN101336480B
CN101336480B CN2006800522452A CN200680052245A CN101336480B CN 101336480 B CN101336480 B CN 101336480B CN 2006800522452 A CN2006800522452 A CN 2006800522452A CN 200680052245 A CN200680052245 A CN 200680052245A CN 101336480 B CN101336480 B CN 101336480B
Authority
CN
China
Prior art keywords
post
conduction type
posts
conduction
doping content
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800522452A
Other languages
English (en)
Other versions
CN101336480A (zh
Inventor
约瑟夫·安德鲁·叶季纳科
吴侊勋
尹钟晚
李在吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN101336480A publication Critical patent/CN101336480A/zh
Application granted granted Critical
Publication of CN101336480B publication Critical patent/CN101336480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种IGBT包括在集电区之上的第一硅区以及以交替的方式排列在第一硅区之上的多个第一导电类型的柱和多个第二导电类型的柱。该IGBT还包括：多个阱区，每个阱区都在多个第一导电类型的柱中的一个之上延伸并与其电接触；以及多个栅电极，每个栅电极都在相应阱区的一部分之上延伸。选择多个第一导电类型的柱和多个第二导电类型的柱中的每一个的物理尺寸以及第一和第二导电类型的柱中的每一个中的载流子的掺杂浓度，以在每个第一导电类型的柱中的净电荷和与其相邻的第二导电类型的柱中的净电荷之间产生电荷不平衡。

Description

电荷平衡的绝缘栅双极晶体管
技术领域
本申请要求于2006年2月3日提交的美国临时申请第60/765,261号的权益，其全部内容通过引证结合于此。
背景技术
本申请涉及半导体功率器件，更具体地，涉及用于形成具有电荷平衡结构的绝缘栅双极晶体管(IGBT)的结构和方法。
IGBT是多种商用上可利用的半导体功率器件之一。图1示出传统IGBT的截面图。高掺杂P型集电区104电连接至集电极102。N型漂移区106形成在集电区104之上。高掺杂P型阱区108形成在漂移区106中，以及高掺杂N型源区110形成在P型阱区108中。阱区108和源区110都电连接至发射极112。平面栅极114在漂移区106和阱区108中的沟道区113的上表面之上延伸，并与源区110重叠。栅极114通过栅极介电层116与底层区(underlying region)绝缘。
对诸如图1中的IGBT的传统IGBT的各种竞争(competing)性能参数的优化受限于许多因素，包括所需的高掺杂P型集电区和所需的有限厚度的N型漂移区。这些因素限制了各种折衷性能的改进。因此，需要能够更好地控制折衷性能参数以能够改进这些折衷性能的改进的IGBT。
发明内容
根据本发明的实施例，绝缘栅双极晶体管(IGBT)包括第一导电类型的集电区、以及在该集电区之上延伸的第二导电类型的第一硅区。多个第一导电类型的柱和多个第二导电类型的柱以交替的方式排列在该第一硅区之上。每个第一导电类型的柱的底面与集电区的顶面垂直地分隔开。IGBT还包括：多个第一导电类型的阱区，每个第一导电类型的阱区都在一个第一导电类型的柱之上延伸并与其电接触；以及多个栅电极，每个栅电极都在相应阱区的一部分之上延伸。每个栅电极都通过栅极介电层与其底层区绝缘。选择多个第一导电类型的柱和多个第二导电类型的柱中的每一个的物理尺寸以及多个第一导电类型的柱和多个第二导电类型的柱中的每一个中的电荷载流子的掺杂浓度，以在每个第一导电类型的柱中的净电荷和在与其相邻的第二导电类型的柱中的净电荷之间产生电荷不平衡。
根据本发明的另一实施例，IGBT包括第一导电类型的集电区和在该集电区之上延伸的第二导电类型的第一硅区。多个第一导电类型的柱和多个第二导电类型的柱以交替的方式排列在第一硅区之上。每个第一导电类型的柱的底面与集电区的顶面垂直地分隔开。第一导电类型的阱区在多个第一导电类型的柱和多个第二导电类型的柱之上延伸并与其电接触。该IGBT还包括多个栅极沟槽，每个栅极沟槽都延伸穿过阱区并终止于一个第二导电类型的柱内，其中，每个栅极沟槽都包括在其中的栅电极。选择多个第一导电类型的柱和多个第二导电类型的柱中的每一个的物理尺寸以及多个第一导电类型的柱和多个第二导电类型的柱中的每一个中的电荷载流子的掺杂浓度，以在每个第一导电类型的柱中的净电荷和在与其相邻的第二导电类型的柱中的净电荷之间产生电荷不平衡。
根据本发明的又一实施例，如下形成IGBT。在第一导电类型的集电区之上形成外延层，其中，该外延层为第二导电类型。在该外延层中形成第一导电类型的多个第一柱，以使将多个第一柱彼此分离的外延层的那些部分形成多个第二柱，从而形成交替导电类型的多个柱，并且多个第一柱中的每一个的底面与集电区的顶面分隔开。在外延层中形成多个第一导电类型的阱区，以使每个阱区在多个第一柱中的一个之上延伸并与其电接触。形成多个栅电极，每个栅电极都在相应阱区的一部分之上延伸并通过栅极介电层与其底层区绝缘。选择多个第一导电类型的柱和多个第二导电类型的柱中的每一个的物理尺寸以及多个第一导电类型的柱和多个第二导电类型的柱中的每一个中的电荷载流子的掺杂浓度，以在多个第一柱的每个柱中的净电荷和多个第二柱中与其相邻的柱中的净电荷之间产生电荷不平衡。
根据本发明的另一实施例，如下形成IGBT。在第一导电类型的集电区之上形成外延层，其中，第一硅区为第二导电类型。在外延层中形成第一导电类型的多个第一柱，以使将该多个第一柱彼此分离的外延层的那些部分形成多个第二柱，从而形成交替导电类型的多个柱，并且多个第一柱中的每一个的底面与集电区的顶面分隔开。在外延层中形成第一导电类型的阱区，以使该阱区在多个第一柱和多个第二柱之上延伸并与其电接触。形成多个栅极沟槽，每个栅极沟槽都延伸穿过阱区并终止于多个第二柱中的一个内。然后，在每个栅极沟槽中形成栅电极。选择多个第一导电类型的柱和多个第二导电类型的柱中的每一个的物理尺寸以及多个第一导电类型的柱和多个第二导电类型的柱中的每一个中的电荷载流子的掺杂浓度，以在多个第一柱的每个柱中的净电荷和多个第二柱中与其相邻的柱中的净电荷之间产生电荷不平衡。
根据本发明的另一实施例，如下形成IGBT。沿第一导电类型衬底的背面注入第一导电类型的掺杂剂，以在衬底中形成第一导电类型的集电区。在衬底中形成第一导电类型的多个第一柱，以使将该多个第一柱彼此分离的衬底的那些部分形成多个第二柱，从而形成导电类型交替的多个柱，并且多个第一柱中的每一个的底面与集电区的顶面分隔开。选择多个第一导电类型的柱和多个第二导电类型的柱中的每一个的物理尺寸以及多个第一导电类型的柱和多个第二导电类型的柱中的每一个中的电荷载流子的掺杂浓度，以在多个第一柱的每个柱中的净电荷和多个第二柱中与其相邻的柱中的净电荷之间产生电荷不平衡。
根据本发明的另一实施例，如下形成IGBT。在衬底之上形成外延层。完全去除衬底以暴露外延层的背面。沿外延层的所暴露的背面注入第一导电类型的掺杂剂，以在外延层中形成第一导电类型的集电区。在外延层中形成第一导电类型的多个第一柱，以使将多个第一柱彼此分离的外延层的那些部分形成多个第二柱，从而形成交替导电类型的多个柱，并且多个第一柱中的每一个的底面与集电区的顶面分隔开。选择多个第一导电类型的柱和多个第二导电类型的柱中的每一个的物理尺寸以及多个第一导电类型的柱和多个第二导电类型的柱中的每一个的电荷载流子的掺杂浓度，以在多个第一柱的每个柱中的净电荷和多个第二柱中与其相邻的柱中的净电荷之间产生电荷不平衡。
根据本发明的另一实施例，如下形成IGBT。在衬底之上形成外延层。使衬底变薄穿过其背面，并且沿变薄后的衬底的背面注入第一导电类型的掺杂剂，以形成包括在变薄后的衬底内的第一导电类型的集电区。衬底和外延层都为第二导电类型。在外延层中形成第一导电类型的多个第一柱，以使将多个第一柱彼此分离的外延层的那些部分形成多个第二柱，从而形成交替导电类型的多个柱，多个第一柱中的每一个的底面与集电区的顶面分隔开。选择多个第一导电类型的柱和多个第二导电类型的柱中的每一个的物理尺寸以及多个第一导电类型的柱和多个第二导电类型的柱中的每一个中的电荷载流子的掺杂浓度，以在多个第一柱的每个柱中的净电荷和多个第二柱中与其相邻的柱中的净电荷之间产生电荷不平衡。
从以下的详细描述和附图中，可以更好地理解对本发明的性质和优点。
附图说明
图1示出传统的平面栅IGBT的截面图；
图2示出根据本发明实施例的平面栅超级结IGBT的截面图；
图3示出根据本发明实施例的图2中的超级结IGBT的仿真结果，其中，绘制了空穴载流子浓度与距硅表面的距离的关系曲线；
图4示出传统IGBT和具有与图2中的结构相似的结构的超级结IGBT的两种情况的仿真图，其中，绘制了截止(turn-off)能量(Eoff)与集电极到发射极的通态电压Vce(sat)的关系曲线；
图5-18是示出本发明示例性实施例的各参数对电荷不平衡的敏感度以及各种折衷性能的仿真结果；
图19-22示出根据本发明实施例的各种超级结IGBT的截面图和相应的掺杂分布；
图23示出根据本发明实施例的沟槽栅极超级结IGBT的截面图；
图24示出根据本发明实施例的同心超级结IGBT设计的简化顶部布置图；以及
图25示出根据本发明实施例的条纹超级结IGBT设计的简化顶部布置图。
具体实施方式
图2是根据本发明实施例的改进了各竞争性能参数的改进超级结IGBT的截面图。高掺杂P型集电区204电连接至集电极202。N型场截止(field stop)层(FSL)205在集电区204之上延伸，以及N型区206a在FSL 205之上延伸。包括交替的P柱207和N柱206b的电荷平衡区在N型区206a之上延伸。在可选的实施例中，电荷平衡区的区域207包括沿区域207的垂直边界和底部边界延伸的P型硅衬里(liner)，其中，区域207的剩余部分是N型硅或本征硅。
高掺杂P型阱区208在P柱207之上延伸，以及高掺杂N型源区210形成在阱区208中。阱区208和源区210都电连接至发射极212。平面栅极214在N型区206c和阱区208中的沟道区213的上表面之上延伸，并与源区210交叠。栅极214通过栅极介电层216与底层硅区绝缘。
在图1的传统IGBT结构中，为了维持高阻断电压，使漂移区106的厚度很大。在高反向偏压下，漂移区106中的电场分布呈三角形，并且峰值电场出现在阱区108和漂移区106之间的结处。在图2中，通过引入包括交替的P柱207和N柱206b的电荷平衡结构，获得梯形的电场分布并抑制了峰值电场。因此，获得了对于相同掺杂浓度的漂移层更高的击穿电压。可选地，对于相同的击穿电压，可增大漂移区的掺杂浓度和/或减小漂移区的厚度，从而改善了IGBT集电极到发射极的通态电压Vce(sat)。
此外，P型柱207有利地用作用于存储空穴载流子的集电极，从而改善了晶体管的切换速度。此外，电荷平衡结构使IGBT的空穴电流和电子电流分量分别分布在P柱和N柱之间。这改善了晶体管的抗闩锁能力，并且还有助于使热量均匀地分布在硅中。
另外，场截止层205用于防止耗尽层(depletion layer)扩散至集电区204。在可选实施例中，除去N型场截止层，以使N型区206a与P型集电区204直接接触。在这个可选实施例中，N型区206a用作缓冲层，并调整此缓冲层的掺杂浓度和/或厚度以防止耗尽层扩散至集电区204。
可以以多种方式来制造图2中的超级结IGBT。在一个实施例中，通过在外延层206中形成深沟槽、然后使用如SEG这样的技术来用P型硅材料填充沟槽而形成P柱。可选地，可利用超高能注入、或以不同能量进行多重注入来在外延层206中形成P柱。鉴于本公开，本领域的技术人员也可预见其他工艺技术。在可选的工艺实施例中，在形成深沟槽之后，利用传统技术将沟槽侧壁和底部衬以P型硅，接着用N型硅或本征硅填充沟槽。
图3示出的仿真结果，其中，绘制了空穴载流子浓度与距硅表面的距离的关系曲线。对于约100μm的相同晶片厚度，针对P柱深度为80μm(图3中标记为tpillar＝80μm)和65μm(图3中标记为tpillar＝65μm)的两种情况绘制了沿P柱的中心(图3中标记为x＝15μm)和沿N柱得中心(图3中标记为x＝0μm)的空穴载流子浓度。可以看出，绝大多数空穴载流子流过P柱，而不是流过N柱。
图4示出传统IGBT和晶片厚度为90μm和100μm的超级结IGBT(具有与图2中的结构类似的结构)的两种情况的仿真结果，其中，绘制了截止能量(Eoff)与集电极到发射极的通态电压Vce(sat)的关系曲线。可以看出，与传统IGBT的相比，在超级结IGBT中显著改善了Vce(sat)/Eoff的折衷性能。
为了获得与交替的柱结构相关联的击穿电压改善，需要使N柱和P柱完全耗尽。在耗尽区中，需要保持空间电荷中和状态，因此，需要P型柱中的负电荷与N型柱(漂移区)中的正电荷之间的电荷平衡。这要求仔细设计N型柱和P型柱的掺杂以及物理特性。然而，如以下所更全面描述的，设计根据本发明的超级结IGBT，以通过在相邻的N柱和P柱之间引入预定量的电荷不平衡而不是完全的电荷平衡来改进多种折衷性能。
如将要看到的，有利于P柱中的更多电荷的在5-20％范围内的电荷不平衡导致了各种折衷性能的改进。在一个实施例中，使用了具有导致在N柱中的净电荷在5×1010a/cm3到1×1012a/cm3范围内的掺杂浓度的更薄的外延层206，同时设置P柱的掺杂浓度以使P柱中的净电荷比N柱中的净电荷多约5-20％。在条纹设计中，N柱和P柱中的每一个中的净电荷可以通过柱中的掺杂浓度与柱的宽度的乘积来粗略地估计(假定条纹状的N柱和P柱具有相同的深度和长度)。
通过优化交替的柱和超级结结构中的净电荷，可以控制和改进各种折衷性能，如由图5-18中示出的仿真结果所示。图5和图6示出仿真结果，其中，对于1×1012a/cm3的N柱电荷Q，分别示出了在不同温度下BVces和Vce(sat)对电荷不平衡的敏感度。通过相对于N柱中的电荷量而增加或减少P柱中的电荷量来获得沿图5和6中的水平轴表示的电荷不平衡。根据本发明，调节N柱和P柱，使得可以使用更低的电荷(例如，小于或等于1×1012a/cm3)，从而显著降低了Vce(sat)和BVces对电荷不平衡的敏感度。
图7和8示出仿真结果，其中，对于1×1012a/cm3的N柱电荷以及为1V和1.7V的Vce(sat)，分别示出了短路承受时间SCWT对电荷不平衡的敏感度。图9示出仿真结果，其中，对于相同的1×1012a/cm3的N柱电荷，示出了截止能量Eoff的敏感度。图10和11示出了对于相同的1×1012a/cm3的N柱电荷和P柱电荷(即，电荷平衡结构)，Vce(sat)与Eoff截止的关系曲线以及Vce(sat)与SCWT折衷的关系曲线。从这些图可以看出，可实现抗电荷不平衡的在125℃时的20μJ/A Eoff，其中，在125℃时Vce(sat)小于1.2V以及SCWT大于10μsec。
SCWT性能改善是因为P柱207作为用于空穴电流的沟道(sink)。因此，空穴电流易于向上流到P柱207，而不是如在图1中的传统IGBT中一样在源区110下方流动。这使得图2中的超级结IGBT在SCWT期间不受NPN闩锁效应的影响。此电流还导致在SCWT期间的自加热，其更均匀而不象图1中的传统IGBT中一样局部化。这进一步使图2中的超级结IGBT能够以更高的PNP增益工作并减少由于利用在正向结(forward junction)处热产生的漏电流而使PNP导通而引起的故障。这已经成为传统IGBT的缺点，这是因为随着在漂移区中温度的升高，由于存在少数载流子寿命的正温度系数，所以少数载流子寿命也增加。由于在正向结处集中的高温所热产生的泄漏和热增加的PNP增益导致PNP更快地导通。
图2中的超级结IGBT的另一个重要的特征是它易于形成诸如截止的快速穿通现象(QPT)，其具有通过改变栅极电阻Rg而受栅极控制的截止di/dt。QPT涉及电池(cell)的制作(例如，栅极结构和PNP增益)，使得当电流如图12A和12B(其是超级结IGBT的仿真结果)中的时序图所示一样开始下降时有效的栅偏压大于IGBT的阀值电压Vth。在共同转让的于2004年12月14日发布的USPN 6,831,329中更全面地描述了QPT，其全部内容通过引用结合与此。
图13和14分别示出了对于两个Rg值、相同的1×1012a/cm3的N柱电荷和P柱电荷的Vce(sat)与di/dt折衷的关系曲线以及Vce(sat)与dv/dt折衷的关系曲线。图15、16、17和18分别示出了对于两个Rg值的Eoff、Peak Vce、di/dt和dv/dt对电荷不平衡的敏感度，其中，N柱电荷等于1×1012a/cm3。从图10和图13可以看出，使截止di/dt减慢会使Eoff增加，而这为EMI性能提供了对折衷Eoff的灵活性。超级结IGBT的dv/dt由于少数载流子的快3-D扫出(sweep out)而变高。具有QPT的超级结IGBT在电压升高期间具有最小的截止损耗。如图14所示，可以利用Rg来在某种程度上控制dv/dt。
传统IGBT中的多数截止损耗由在电压升高期间所注入的载流子的慢扫出以及在电压达到总线电压之后剩余的未耗尽漂移区和/或缓冲区中的少数载流子复合而引起。由于电流下降di/dt受栅极放电控制并比传统IGBT更慢，所以Eoff几乎完全是由电流下降而引起的。本质上，超级结IGBT的大部分截止损耗在于电流下降，其可通过利用Rg调整di/dt来控制。
图19-22示出根据本发明实施例的各种超级结IGBT的截面图和相应的掺杂分布。图19A示出开始晶片是在其之上形成有N-epi缓冲层1905的P+衬底1904的实施例。然后，在缓冲层1905之上形成掺杂浓度比缓冲层1905的掺杂浓度更低的上部N-epi层1906。使用多种已知技术之一来形成剩余的区域和层。例如，可通过将P型掺杂剂注入(使用高能量)到上部N-epi层1906中，或者通过在上部N-epi层1906中形成沟槽然后用P型硅来填充该沟槽，来形成P柱1907。在又一实施例中，形成多层n-epi而不是上部N-epi层1906，并在形成每个n-epi层之后，进行P型注入以形成P柱1907的相应部分。使用已知的技术形成体区1908和源区1910。图19B示出沿穿过图19A中的结构的N柱中心的垂直线的示例性掺杂浓度(上图)和沿穿过图19A中的结构的P柱中心的垂直线的示例性掺杂浓度(下图)。
在图20A中，在衬底上形成由区域2006所示的一个或多个N-epi层，然后完全去除衬底而保留一个或多个epi层。将P型掺杂剂注入到背面中以形成集电区2004。在另一实施例中，使用不具有N-epi层的N型衬底，并且通过将掺杂剂注入到衬底的背面中来形成集电区。使用如参考图19A所描述的多种技术之一来形成P柱2007、体区2008、以及源区2010。图20B示出沿穿过N柱中心的垂直线的示例性掺杂浓度(左上图)和沿穿过P柱中心的垂直线的示例性掺杂浓度(右上图)。图20B中的下图示出在从n型衬底或(多个)epi层至集电区2004并穿过该集电区的过渡区中的掺杂分布的展开图。
图21A是除了将N型场截止区并入到该结构中之外与图20A中的截面图类似的截面图。在一个实施例中，在衬底上形成一个或多个N-epi层，然后完全去除衬底而保留一个或多个epi层。然后，将N型掺杂剂注入到背面中以形成N型场截止区，随后将P型掺杂剂注入到背面中以在场截止区内形成集电区。在另一实施例中，使用不具有N-epi层的N型衬底。使用如参考图19A所描述的多种技术之一来形成P柱2107、体区2108、以及源区2110。图21B示出沿穿过N柱中心的垂直线的示例性掺杂浓度(左上图)和沿穿过P柱中心的垂直线的示例性掺杂浓度(右上图)。图21B中的下图示出穿过场截止区和集电区的掺杂分布的展开图。
在图22A中，在n型衬底之上形成由区域2206所示的N-epi层(或多个N-epi层)，并且在背面上去除预定厚度的衬底以保留所需厚度的更薄的衬底层。与N-epi层相比，衬底具有更低的电阻率。然后，通过将P型掺杂剂注入到背面中来形成集电区，其中，衬底的剩余部分实际上形成场截止区。使用如参考图19A所描述的多种技术之一来形成P柱2207、体区2208、以及源区2210。图22B示出沿穿过N柱中心的垂直线的示例性掺杂浓度(左上图)和沿穿过P柱中心的垂直线的示例性掺杂浓度(右上图)。图22B中的下图示出穿过场截止区和集电区的掺杂分布的展开图。
在本发明的另一实施例中，P柱中的掺杂浓度逐渐地从沿P柱顶部的较高掺杂浓度变为沿其底部的较低掺杂浓度，而N柱中的掺杂浓度基本上是均匀的。在又一实施例中，N柱中的掺杂浓度逐渐地从沿N柱底部的较高掺杂浓度变为沿其顶部的较低掺杂浓度，而P柱中的掺杂浓度基本上是均匀的。
图23示出根据本发明实施例的沟槽栅极超级结IGBT的截面图。除了栅极结构和其周围区域之外，图23中的沟槽栅IGBT在结构上类似于图2中的平面栅IGBT，并因此可以用图23中的沟槽栅IGBT来实现以上结合图2中的平面栅IGBT所述的许多相同的特征和优点、以及其变型例和备选实施例。在图23中，高掺杂P型集电区2304电连接至集电极2302。N型场截止层(FSL)2305在集电区2304之上延伸，N型区2306a在FSL 2305之上延伸。包括交替的P柱2307和N柱2306b的电荷平衡区在N型区2306a之上延伸。在可选的实施例中，电荷平衡区的区域2307包括沿区域2307的垂直边界和底部边界延伸的P型硅衬里，其中，区域2307的剩余部分是N型硅或本征硅。
高掺杂P型阱区2308在电荷平衡结构之上延伸，以及栅极沟槽延伸穿过阱区2308并终止于N柱2306b中。高掺杂N型源区2310位于阱区2308中的栅极沟槽的每侧。阱区2308和源区2310电连接至发射极2312。栅极电介质2316作为沟槽侧壁的衬里，并且栅极2314(例如，包括多晶硅)填充沟槽。可使栅极2314凹进沟槽中，其中，用介质盖填充所凹进的栅极之上的沟槽。然后，发射极导体(例如，包括金属)可以在源区、体区和沟槽栅极之上延伸。上述参考图2中的平面栅IGBT阐述的很多相同描述还可应用于图23中的沟槽栅IGBT。
图2中的平面栅IGBT和图23中的沟槽栅IGBT以及其变型例都可以以多种不同方式设计。图24和图25中示出了两种示例性的布置图设计。图24示出带有同心栅极的同心柱设计。如所示的，从模具中心开始形成彼此等距隔开的逐渐变大的P柱2407的方形环(实黑线环)。在每两个相邻的P柱环之间形成方形栅极环2414(阴影线环)。如所示的，由于电荷平衡的原因，在被最里面的P柱环所包围的区域中或在里面的前两个P柱环之间的区域中没有形成栅极。源区和体区(未示出)也是环形的，然而，为了防止闩锁效应，源区必须是不连续的环或具有不连续沟道区的连续的环。
所示出的栅极环2414没有在P柱环2407之上延伸，然而，在可选的实施例中，栅极环与P柱环重叠。同样，所示出的同心P柱环2407和栅极环2414为正方形，但它们也可以是矩形、多边形、六边形、圆形、或其他几何形状。在一个实施例中，使用在同心P柱环之上垂直地或水平地延伸的条纹形栅极来代替同心栅极环。这样的实施例的优点在于不必要求栅极如在同心栅极环设计中的一样严格地对准P柱。此实施例还增加了峰值SCWT。
图25示出具有条纹栅极的条纹柱设计。如所示的，彼此等距隔开的条纹形P柱2507(实黑线条纹)延伸横穿模具的长度，其中，条纹形栅极2514(阴影线区)在每两个相邻的P柱条纹之间延伸。源区和体区(未示出)也是条纹形的。图25还示出沿包括垂直延伸的P柱2507的模具的右侧和左侧的一部分终止区。这些垂直延伸的P柱与有源区中水平延伸的P柱严格地隔开，以保持有源区和终止区之间的过渡区中的电荷平衡。
所示出的栅极条纹2514没有在P柱条纹2507之上延伸，然而，在可选的实施例中，栅极条纹与P柱条纹重叠。同样，所示出的栅极条纹2514平行于P柱2507而延伸，然而，在可选的实施例中，栅极条纹垂直于P柱条纹而延伸。这样的实施例的优点在于不要求栅极如在具有平行延伸的栅极条纹和P柱条纹的实施例中所要求一样严格地对准P柱。此实施例也增加了峰值SCWT。
虽然已经参考本发明的示例性实施例具体示出并描述了本发明，但本领域的普通技术人员应理解，在不背离本发明的精神和范围的情况下可以在形式和细节上进行各种改变。本文中为了描述各种尺寸、掺杂浓度、以及不同的半导体或绝缘层而提供的所有材料类型仅出于说明的目的而并不用于限制本发明。例如，在本文中所描述的实施例中的各种硅区的掺杂极性可以相反的，以获得特定实施例的相反极性类型的器件。由于这些和其他原因，因此，以上描述不应被看作是限制本发明的范围，本发明的范围是由所附权利要求所限定。

Claims (59)

1.一种绝缘栅双极晶体管(IGBT)，包括：
第一导电类型的集电区；
第二导电类型的第一硅区，在所述集电区之上延伸；
多个第一导电类型的柱和多个第二导电类型的柱，以交替的方式排列在所述第一硅区之上，使得所述多个第二导电类型的柱中的每一个沿着其相对侧中的每一侧与所述多个第一导电类型的柱中相应的一个直接接触，每个所述第一导电类型的柱的底面与所述集电区的顶面垂直地分隔开；以及
多个第一导电类型的阱区，在所述多个第一导电类型的柱之上延伸，所述多个第一导电类型的柱中的每一个与所述多个阱区中的相应的一个接触；以及
多个栅电极，在所述多个阱区之上延伸，每个栅电极都通过栅极介电层与其底层区绝缘，
其中，选择所述多个第一导电类型的柱和所述多个第二导电类型的柱中的每一个的物理尺寸以及所述多个第一导电类型的柱和所述多个第二导电类型的柱中的每一个中的电荷载流子的掺杂浓度，以在每个第一导电类型的柱中的净电荷和在与其相邻的所述第二导电类型的柱中的净电荷之间产生电荷不平衡。
2.根据权利要求1所述的绝缘栅双极晶体管，其中，每一个所述第一导电类型的柱都具有比每一个所述第二导电类型的柱的净电荷更高的净电荷，以获得在5％-25％的范围内的电荷不平衡。
3.根据权利要求1所述的绝缘栅双极晶体管，其中，当断开所述绝缘栅双极晶体管时，穿过所述第一导电类型的柱的少数载流子被去除。
4.根据权利要求1所述的绝缘栅双极晶体管，还包括所述第二导电类型的场截止层，在所述第一硅区和所述集电区之间延伸，其中，所述场截止层具有防止在绝缘栅双极晶体管工作期间所形成的耗尽层扩散至集电区的掺杂浓度和厚度。
5.根据权利要求1所述的绝缘栅双极晶体管，还包括所述第二导电类型的场截止层，在所述第一硅区和所述集电区之间延伸，其中，所述场截止层具有比所述第一硅区的掺杂浓度更高的掺杂浓度。
6.根据权利要求1所述的绝缘栅双极晶体管，还包括所述第二导电类型的源区，形成在每个阱区中以在每个阱区中形成沟道区，每个栅电极至少在每个阱区中的所述沟道区之上延伸。
7.根据权利要求1所述的绝缘栅双极晶体管，其中，每一个所述第一导电类型的柱中的掺杂浓度逐渐变化，其中，沿每一个所述第一导电类型的柱的上部的掺杂浓度比沿其底部的掺杂浓度高。
8.根据权利要求1所述的绝缘栅双极晶体管，其中，每一个所述第二导电类型的柱中的掺杂浓度逐渐变化，其中，沿每一个所述第二导电类型的柱的上部的掺杂浓度比沿其底部的所述掺杂浓度低。
9.根据权利要求1所述的绝缘栅双极晶体管，其中，所述第一导电类型的柱被配置为同心环。
10.根据权利要求9所述的绝缘栅双极晶体管，其中，所述多个栅电极被配置为同心环。
11.根据权利要求9所述的绝缘栅双极晶体管，其中，所述多个栅电极是条纹形的。
12.根据权利要求1所述的绝缘栅双极晶体管，其中，所述第一导电类型的柱是条纹形的。
13.根据权利要求12所述的绝缘栅双极晶体管，其中，所述多个栅电极是条纹形的，并平行于条纹形的多个所述第一导电类型的柱延伸。
14.根据权利要求12所述的绝缘栅双极晶体管，其中，所述多个栅电极是条纹形的，并垂直于条纹形的多个所述第一导电类型的柱延伸。
15.一种绝缘栅双极晶体管(IGBT)，包括：
第一导电类型的集电区；
第二导电类型的第一硅区，在所述集电区之上延伸；
多个第一导电类型的柱和多个第二导电类型的柱，以交替的方式排列在所述第一硅区之上，使得所述多个第二导电类型的柱中的每一个沿着其相对侧中的每一侧与所述多个第一导电类型的柱中相应的一个直接接触，每个所述第一导电类型的柱的底面与所述集电区的顶面垂直地分隔开；以及
多个第一导电类型的阱区，在所述多个第一导电类型的柱和所述多个第二导电类型的柱之上延伸，所述多个第一导电类型的柱中的每一个与所述多个阱区中的相应的一个接触；以及
多个栅极沟槽，每个所述栅极沟槽邻近所述阱区延伸，并包括在其中的栅电极，
其中，选择所述多个第一导电类型的柱和所述多个第二导电类型的柱中的每一个的物理尺寸以及所述多个第一导电类型的柱和所述多个第二导电类型的柱中的每一个中的电荷载流子的掺杂浓度，以在每个所述第一导电类型的柱中的净电荷和在与其相邻的所述第二导电类型的柱中的净电荷之间产生电荷不平衡。
16.根据权利要求15所述的绝缘栅双极晶体管，其中，每一个所述第一导电类型的柱都具有比每一个所述第二导电类型的柱的净电荷更高的净电荷，以获得在5％-25％的范围内的电荷不平衡。
17.根据权利要求15所述的绝缘栅双极晶体管，其中，当断开所述绝缘栅双极晶体管时，穿过所述第一导电类型的柱的少数载流子被去除。
18.根据权利要求15所述的绝缘栅双极晶体管，还包括第二导电类型的场截止层，在所述第一硅区和所述集电区之间延伸，其中，所述场截止层具有防止在绝缘栅双极晶体管工作期间所形成的耗尽层扩散至集电区的掺杂浓度和厚度。
19.根据权利要求15所述的绝缘栅双极晶体管，还包括第二导电类型的场截止层，在所述第一硅区和所述集电区之间延伸，其中，所述场截止层具有比所述第一硅区的掺杂浓度更高的掺杂浓度。
20.根据权利要求15所述的绝缘栅双极晶体管，还包括多个第二导电类型的源区，形成在邻近于所述多个栅极沟槽的所述阱区中。
21.根据权利要求15所述的绝缘栅双极晶体管，其中，每一个所述第一导电类型的柱中的掺杂浓度逐渐变化，其中，沿每一个所述第一导电类型的柱的上部的掺杂浓度比沿其底部的掺杂浓度高。
22.根据权利要求15所述的绝缘栅双极晶体管，其中，每一个所述第二导电类型的柱中的掺杂浓度逐渐变化，其中，沿每一个所述第二导电类型的柱的上部的掺杂浓度比沿其底部的掺杂浓度低。
23.根据权利要求15所述的绝缘栅双极晶体管，其中，所述第一导电类型的柱被配置为同心环。
24.根据权利要求23所述的绝缘栅双极晶体管，其中，所述多个栅电极被配置为同心环。
25.根据权利要求23所述的绝缘栅双极晶体管，其中，所述多个栅电极是条纹形的。
26.根据权利要求15所述的绝缘栅双极晶体管，所述第一导电类型的柱是条纹形的。
27.根据权利要求26所述的绝缘栅双极晶体管，其中，所述多个栅电极是条纹形的，并平行于条纹形的多个所述第一导电类型的柱延伸。
28.根据权利要求26所述的绝缘栅双极晶体管，其中，所述多个栅电极是条纹形的，并垂直于条纹形的多个所述第一导电类型的柱延伸。
29.一种形成绝缘栅双极晶体管的方法，所述方法包括：
在第一导电类型的集电区之上形成外延层，所述外延层为第二导电类型；
在所述外延层中形成所述第一导电类型的多个第一柱，以使将所述多个第一柱彼此分离的所述外延层的那些部分形成多个第二柱，从而形成交替导电类型的多个柱，使得所述多个第二柱中的每一个沿着其相对侧中的每一侧与所述多个第一柱中相应的一个直接接触，所述多个第一柱中的每一个的底面与所述集电区的顶面分隔开；
在所述外延层中形成多个所述第一导电类型的阱区，多个所述阱区在所述多个第一柱之上延伸，所述多个第一柱中的每一个与所述多个阱区中的相应的一个接触；以及
形成多个栅电极，所述栅电极在所述多个阱区之上延伸，每个栅电极都通过栅极介电层与其底层区绝缘，
其中，选择多个所述第一导电类型的柱和多个所述第二导电类型的柱中的每一个的物理尺寸以及多个所述第一导电类型的柱和多个所述第二导电类型的柱中的每一个中的电荷载流子的掺杂浓度，以在所述多个第一柱的每个柱中的净电荷和多个第二柱中与其相邻的柱的净电荷之间产生电荷不平衡。
30.根据权利要求29所述的方法，其中，所述多个第一柱中的每一个都具有比所述多个第二柱中的每一个的净电荷更高的净电荷，以获得在5％-25％的范围内的电荷不平衡。
31.根据权利要求29所述的方法，还包括：
在形成所述外延层之前，在所述集电区之上形成所述第一导电类型的场截止层，其中，所述场截止层具有防止在绝缘栅双极晶体管工作期间所形成的耗尽层扩散至集电区的掺杂浓度和厚度。
32.根据权利要求31所述的方法，其中，外延地形成所述场截止层。
33.根据权利要求29所述的方法，还包括在每个阱区中形成所述第二导电类型的源区以在每个阱区中形成沟道区，每个栅电极至少在每个阱区中的所述沟道区之上延伸。
34.根据权利要求29所述的方法，其中，所述多个第一柱中的每一个中的掺杂浓度逐渐变化，其中，沿所述多个第一柱中的每一个的上部的掺杂浓度比其底部的掺杂浓度高。
35.根据权利要求29所述的方法，其中，所述多个第一柱中的每一个中的掺杂浓度逐渐变化，其中，沿所述多个第一柱中的每一个的上部的掺杂浓度比沿其底部的掺杂浓度低。
36.根据权利要求29所述的方法，其中，所述多个第一柱被形成为同心环。
37.根据权利要求36所述的方法，其中，所述多个栅电极被形成为同心环。
38.根据权利要求36所述的方法，其中，所述多个栅电极是条纹形的。
39.根据权利要求29所述的方法，其中，所述多个第一柱是条纹形的。
40.根据权利要求39所述的方法，其中，所述多个栅电极是条纹形的，并平行于条纹形的所述多个第一柱延伸。
41.根据权利要求39所述的方法，其中，所述多个栅电极是条纹形的，并垂直于条纹形的多个所述第一导电类型的柱延伸。
42.一种形成绝缘栅双极晶体管的方法，包括：
在第一导电类型的集电区之上形成外延层，第一硅区为第二导电类型；
在所述外延层中形成第一导电类型的多个第一柱，以使将所述多个第一柱彼此分离的所述外延层的那些部分形成多个第二柱，从而形成交替导电类型的多个柱，使得所述多个第二柱中的每一个沿着其相对侧中的每一侧与所述多个第一柱中相应的一个直接接触，所述多个第一柱中的每一个的底面与所述集电区的顶面分隔开；
在所述外延层中形成所述第一导电类型的阱区，所述阱区在所述多个第一柱和所述多个第二柱之上延伸，并与所述多个第一柱和所述多个第二柱电接触；
形成多个栅极沟槽，每个所述栅极沟槽都延伸穿过所述阱区并终止于所述多个第二柱中的一个内；以及
在每个栅极沟槽中形成栅电极，
其中，选择多个所述第一导电类型的柱和多个所述第二导电类型的柱中的每一个的物理尺寸以及多个所述第一导电类型的柱和多个所述第二导电类型的柱中的每一个中的电荷载流子的掺杂浓度，以在所述多个第一柱的每个柱中的净电荷和所述多个第二柱中与其相邻的柱中的净电荷之间产生电荷不平衡。
43.根据权利要求42所述的方法，其中，所述多个第一柱中的每一个都具有比所述多个第二柱中的每一个的净电荷更高的净电荷，以获得在5％-25％的范围内的电荷不平衡。
44.根据权利要求42所述的方法，还包括：
在形成所述外延层之前，在所述集电区之上形成所述第一导电类型的场截止层，其中，所述场截止层具有防止在绝缘栅双极晶体管工作期间所形成的耗尽层扩散至集电区的掺杂浓度和厚度。
45.根据权利要求44所述的方法，其中，外延地形成所述场截止层。
46.根据权利要求42所述的方法，还包括在所述阱区中形成所述第二导电类型的源区。
47.根据权利要求42所述的方法，其中，每一个所述第一导电类型的柱中的掺杂浓度逐渐变化，其中，沿每一个所述第一导电类型的柱的上部的掺杂浓度比其底部的掺杂浓度高。
48.根据权利要求42所述的方法，其中，每一个所述第一导电类型的柱中的掺杂浓度逐渐变化，其中，沿每一个所述第一导电类型的柱的上部的掺杂浓度比沿其底部的掺杂浓度更低。
49.根据权利要求42所述的方法，其中，所述多个第一柱被形成为同心环。
50.根据权利要求49所述的方法，其中，所述多个栅电极被形成为同心环。
51.根据权利要求49所述的方法，其中，所述多个栅电极是条纹形的。
52.根据权利要求42所述的方法，其中，所述多个第一柱是条纹形的。
53.根据权利要求52所述的方法，其中，所述多个栅电极是条纹形的，并平行于条纹形的所述多个第一柱延伸。
54.根据权利要求52所述的方法，其中，所述多个栅电极是条纹形的，并垂直于条纹形的多个所述第一导电类型的柱延伸。
55.一种形成绝缘栅双极晶体管的方法，所述方法包括：
沿第一导电类型的衬底的背面注入第一导电类型的掺杂剂，以在所述衬底中形成第一导电类型的集电区；以及
在所述衬底中形成第一导电类型的多个第一柱，以使将所述多个第一柱彼此分离的所述衬底的那些部分形成多个第二柱，从而形成交替导电类型的多个柱，使得所述多个第二柱中的每一个沿着其相对侧中的每一侧与所述多个第一柱中相应的一个直接接触，所述多个第一柱中的每一个的底面与所述集电区的顶面分隔开，
其中，选择多个所述第一导电类型的柱和多个所述第二导电类型的柱中的每一个的物理尺寸以及多个所述第一导电类型的柱和多个所述第二导电类型的柱中的每一个中的电荷载流子的掺杂浓度，以在所述多个第一柱的每个柱中的净电荷和所述多个第二柱中与其相邻的柱中的净电荷之间产生电荷不平衡。
56.根据权利要求55所述的方法，还包括：
在注入所述第一导电类型的掺杂剂之前，沿所述衬底的背面注入第二导电类型的掺杂剂以形成所述第二导电类型的场截止区，其中，所述集电区形成在所述场截止层中并包括在所述场截止层内。
57.一种形成绝缘栅双极晶体管的方法，包括：
在衬底之上形成外延层；
去除所述衬底以暴露所述外延层的背面；
沿所述外延层的所暴露的背面注入第一导电类型的掺杂剂，以在所述外延层中形成第一导电类型的集电区，所述外延层为第二导电类型；以及
在所述外延层中形成第一导电类型的多个第一柱，以使将所述多个第一柱彼此分离的所述外延层的那些部分形成多个第二柱，从而形成交替导电类型的多个柱，使得所述多个第二柱中的每一个沿着其相对侧中的每一侧与所述多个第一柱中相应的一个直接接触，所述多个第一柱的每个柱的底面与所述集电区的顶面分隔开；
其中，选择多个所述第一导电类型的柱和多个所述第二导电类型的柱中的每一个的物理尺寸以及多个所述第一导电类型的柱和多个所述第二导电类型的柱中的每一个中的电荷载流子的掺杂浓度，以在所述多个第一柱的每个柱中的净电荷和所述多个第二柱中与其相邻的柱中的净电荷之间产生电荷不平衡。
58.根据权利要求57所述的方法，还包括：
在注入所述第一导电类型的掺杂剂之前，沿所述外延层的所暴露的背面注入第二导电类型的掺杂剂，以形成所述第二导电类型的场截止区，其中，所述集电区形成在所述场截止层中并包括在所述场截止层内。
59.一种形成绝缘栅双极晶体管的方法，包括：
在衬底之上形成外延层；
使所述衬底变薄穿过所述衬底的背面；
沿变薄后的衬底的背面注入第一导电类型的掺杂剂，以形成包括在所述变薄后的衬底内的第一导电类型的集电区，所述衬底和所述外延层都为第二导电类型；以及
在所述外延层中形成第一导电类型的多个第一柱，以使将所述多个第一柱彼此分离的所述外延层的那些部分形成多个第二柱，从而形成交替导电类型的多个柱，使得所述多个第二柱中的每一个沿着其相对侧中的每一侧与所述多个第一柱中相应的一个直接接触，所述多个第一柱中的每一个的底面与所述集电区的顶面分隔开；
其中，选择多个所述第一导电类型的柱和多个所述第二导电类型的柱中的每一个的物理尺寸以及多个所述第一导电类型的柱和多个第二导电类型的柱中的每一个的电荷载流子的掺杂浓度，以在所述多个第一柱的每个柱中的净电荷和所述多个第二柱中与其相邻的柱中的净电荷之间产生电荷不平衡。
CN2006800522452A 2006-02-03 2006-12-19 电荷平衡的绝缘栅双极晶体管 Active CN101336480B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US76526106P 2006-02-03 2006-02-03
US60/765,261 2006-02-03
US11/408,812 2006-04-21
US11/408,812 US20070181927A1 (en) 2006-02-03 2006-04-21 Charge balance insulated gate bipolar transistor
PCT/US2006/062298 WO2007120345A2 (en) 2006-02-03 2006-12-19 Charge balance insulated gate bipolar transistor

Publications (2)

Publication Number Publication Date
CN101336480A CN101336480A (zh) 2008-12-31
CN101336480B true CN101336480B (zh) 2011-05-18

Family

ID=38333169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800522452A Active CN101336480B (zh) 2006-02-03 2006-12-19 电荷平衡的绝缘栅双极晶体管

Country Status (8)

Country Link
US (1) US20070181927A1 (zh)
JP (1) JP2009525610A (zh)
KR (1) KR20080098371A (zh)
CN (1) CN101336480B (zh)
AT (1) AT505499A2 (zh)
DE (1) DE112006003714T5 (zh)
TW (1) TWI433316B (zh)
WO (1) WO2007120345A2 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US8928077B2 (en) 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP4544360B2 (ja) * 2008-10-24 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔの製造方法
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US8283213B2 (en) * 2010-07-30 2012-10-09 Alpha And Omega Semiconductor Incorporated Method of minimizing field stop insulated gate bipolar transistor (IGBT) buffer and emitter charge variation
US9412854B2 (en) * 2010-10-20 2016-08-09 Infineon Technologies Austria Ag IGBT module and a circuit
CN102738232B (zh) * 2011-04-08 2014-10-22 无锡维赛半导体有限公司 超结功率晶体管结构及其制作方法
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
CN102270640B (zh) * 2011-06-20 2013-02-06 湖南大学 大电流整晶圆全压接平板式封装的igbt及其制造方法
US9478646B2 (en) * 2011-07-27 2016-10-25 Alpha And Omega Semiconductor Incorporated Methods for fabricating anode shorted field stop insulated gate bipolar transistor
US9224852B2 (en) * 2011-08-25 2015-12-29 Alpha And Omega Semiconductor Incorporated Corner layout for high voltage semiconductor devices
US8785279B2 (en) 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
US8680613B2 (en) 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
CN103137679B (zh) * 2011-11-21 2016-10-26 上海华虹宏力半导体制造有限公司 绝缘栅双极型晶体管器件结构及其制作方法
KR101352766B1 (ko) 2011-12-08 2014-01-15 서강대학교산학협력단 엔모스를 삽입한 수평형 절연게이트 바이폴라트랜지스터 소자
CN103178102B (zh) * 2011-12-21 2016-02-10 上海华虹宏力半导体制造有限公司 绝缘栅双极晶体管及其制作方法
CN103050408A (zh) * 2012-05-31 2013-04-17 上海华虹Nec电子有限公司 超级结制作方法
JP2014060299A (ja) * 2012-09-18 2014-04-03 Toshiba Corp 半導体装置
US8975136B2 (en) 2013-02-18 2015-03-10 Infineon Technologies Austria Ag Manufacturing a super junction semiconductor device
US9029944B2 (en) 2013-02-18 2015-05-12 Infineon Technologies Austria Ag Super junction semiconductor device comprising implanted zones
CN103594504A (zh) * 2013-11-19 2014-02-19 西安永电电气有限责任公司 具有半超结结构的igbt
CN103594502A (zh) * 2013-11-19 2014-02-19 西安永电电气有限责任公司 具有超结结构的高压igbt
WO2015127673A1 (zh) * 2014-02-28 2015-09-03 电子科技大学 一种双向igbt器件
JP6324805B2 (ja) * 2014-05-19 2018-05-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9245754B2 (en) * 2014-05-28 2016-01-26 Mark E. Granahan Simplified charge balance in a semiconductor device
US9318587B2 (en) 2014-05-30 2016-04-19 Alpha And Omega Semiconductor Incorporated Injection control in semiconductor power devices
JP6319454B2 (ja) * 2014-10-24 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
CN108269858B (zh) * 2017-01-04 2021-07-16 深圳尚阳通科技有限公司 一种超级结器件、芯片及其制造方法
CN108198851B (zh) * 2017-12-27 2020-10-02 四川大学 一种具有载流子存储效应的超结igbt
CN109037312B (zh) * 2018-08-23 2024-04-09 无锡市乾野微纳科技有限公司 一种带有屏蔽栅的超结igbt及其制造方法
CN109888004A (zh) * 2019-01-08 2019-06-14 上海华虹宏力半导体制造有限公司 Igbt器件
CN112310205B (zh) * 2019-07-29 2022-04-19 广东美的白色家电技术创新中心有限公司 绝缘栅双极型晶体管及其制作方法
JP7287998B2 (ja) * 2021-03-31 2023-06-06 本田技研工業株式会社 ＢｉＭＯＳ半導体装置
JP7285277B2 (ja) * 2021-03-31 2023-06-01 本田技研工業株式会社 ＢｉＭＯＳ半導体装置
CN116469910B (zh) * 2022-09-09 2024-02-02 苏州华太电子技术股份有限公司 一种igbt器件
CN116666422B (zh) * 2022-09-23 2024-05-14 苏州华太电子技术股份有限公司 一种igbt器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683347B1 (en) * 1998-07-24 2004-01-27 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69428894T2 (de) * 1994-08-02 2002-04-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Bipolartransistor mit isolierter Steuerelektrode
KR0163875B1 (ko) * 1994-11-30 1998-12-01 윤종용 반도체장치 및 그 제조방법
DE19731495C2 (de) * 1997-07-22 1999-05-20 Siemens Ag Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
JP3410949B2 (ja) * 1998-02-12 2003-05-26 株式会社東芝 半導体装置
JP3523056B2 (ja) * 1998-03-23 2004-04-26 株式会社東芝 半導体装置
EP1065734B1 (en) * 1999-06-09 2009-05-13 Kabushiki Kaisha Toshiba Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof.
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
JP2001210823A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置
JP4088011B2 (ja) * 2000-02-16 2008-05-21 株式会社東芝 半導体装置及びその製造方法
JP4764987B2 (ja) * 2000-09-05 2011-09-07 富士電機株式会社 超接合半導体素子
JP4843843B2 (ja) * 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
CN1138307C (zh) * 2000-12-21 2004-02-11 北京工业大学 低功耗半导体功率开关器件及其制造方法
JP3764343B2 (ja) * 2001-02-28 2006-04-05 株式会社東芝 半導体装置の製造方法
JP3731523B2 (ja) * 2001-10-17 2006-01-05 富士電機デバイステクノロジー株式会社 半導体素子
US6831329B2 (en) * 2001-10-26 2004-12-14 Fairchild Semiconductor Corporation Quick punch through IGBT having gate-controllable DI/DT and reduced EMI during inductive turn off
JP4126915B2 (ja) * 2002-01-30 2008-07-30 富士電機デバイステクノロジー株式会社 半導体装置
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
JP3966151B2 (ja) * 2002-10-10 2007-08-29 富士電機デバイステクノロジー株式会社 半導体素子
JP4676708B2 (ja) * 2004-03-09 2011-04-27 新電元工業株式会社 半導体装置の製造方法
JP2005322700A (ja) * 2004-05-06 2005-11-17 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683347B1 (en) * 1998-07-24 2004-01-27 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same

Also Published As

Publication number Publication date
TW200746416A (en) 2007-12-16
WO2007120345A2 (en) 2007-10-25
AT505499A2 (de) 2009-01-15
KR20080098371A (ko) 2008-11-07
US20070181927A1 (en) 2007-08-09
TWI433316B (zh) 2014-04-01
JP2009525610A (ja) 2009-07-09
DE112006003714T5 (de) 2009-03-05
CN101336480A (zh) 2008-12-31
WO2007120345A3 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
CN101336480B (zh) 电荷平衡的绝缘栅双极晶体管
CN103579346B (zh) 用于高压场平衡金属氧化物场效应晶体管的端接结构及其制备方法
CN107112353B (zh) 反向传导半导体装置
US10319844B2 (en) Semiconductor device
US10020388B2 (en) Insulated gate bipolar transistor including charge injection regions
KR101749671B1 (ko) 역-도통 전력 반도체 디바이스
JP4093042B2 (ja) 半導体装置
CN105789269A (zh) 沟槽绝缘栅双极型晶体管及其制备方法
JP6220002B2 (ja) ２種類のエミッタ領域を有するエミッタを備えるバイポーラトランジスタデバイス
CN104518016A (zh) 半导体器件和用于形成半导体器件的方法
CN104051540A (zh) 超级结器件及其制造方法
US11189688B2 (en) Insulated gate power semiconductor device and method for manufacturing such device
CN106158626A (zh) 功率器件及其形成方法
JP2020031222A (ja) 半導体装置
CN106057879A (zh) Igbt器件及其制造方法
CN103560086B (zh) 可改善雪崩能力的超结半导体器件的制备方法
CN102623350A (zh) 具有超结结构的半导体器件的制造方法
CN103681817B (zh) Igbt器件及其制作方法
US9252212B2 (en) Power semiconductor device
US10516065B2 (en) Semiconductor devices and methods for forming semiconductor devices
US9806181B2 (en) Insulated gate power device using a MOSFET for turning off
CN109888004A (zh) Igbt器件
US20100025725A1 (en) Semiconductor device and method for production thereof
CN105474400B (zh) 双极非穿通功率半导体装置
Lim et al. Investigation on VCE Slope of Field Stop IGBT (FS IGBT) during Low Current Turn-off Transient of Inductive Load Switching

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant