CN101298667A - 半导体处理用的成膜方法 - Google Patents
半导体处理用的成膜方法 Download PDFInfo
- Publication number
- CN101298667A CN101298667A CNA2008101099945A CN200810109994A CN101298667A CN 101298667 A CN101298667 A CN 101298667A CN A2008101099945 A CNA2008101099945 A CN A2008101099945A CN 200810109994 A CN200810109994 A CN 200810109994A CN 101298667 A CN101298667 A CN 101298667A
- Authority
- CN
- China
- Prior art keywords
- gas
- film
- mounting table
- processing vessel
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种半导体处理用的成膜方法,其具有:准备成膜装置的工序,该成膜装置具有处理容器、气体供给部、排气部、载置台、和激励机构;向处理容器内提供第一处理气体,通过等离子体CVD进行第一处理的工序,第一处理气体是通过电离主要产生第一极性的离子的气体;在第一处理后,进行稳定化处理容器内的状态的稳定化处理的工序,稳定化处理设定为,将通过电离主要产生与第一极性相反的第二极性的离子的稳定化处理气体,提供给处理容器内部,进行等离子体化;在稳定化处理后,将基板搬入处理容器内,在载置台的上面上载置基板的工序;和向处理容器内提供主处理气体,通过等离子体CVD进行主成膜处理,由此在载置台上的基板上形成膜的工序。
Description
本案是申请日为2003年12月26日、申请号为200380100730.9 (PCT/JP2003/016961)、发明名称为半导体处理用载置台装置、成膜装置和成膜方 法的专利申请的分案申请。
技术领域
本发明涉及一种半导体处理用的载置台装置、成膜装置和成膜方法。这里,作为半导体处理,意味着通过在半导体晶片或者LCD(Liquidcrystal display)或FPD(Flat Panel Display)用的玻璃基板等被处理基板上以规定的图案来形成半导体层、绝缘层、导电层等,为了在该被处理基板上制造半导体器件或者与半导体器件连接的包含布线、电极等的构造物而实施的各种处理。
背景技术
在半导体集成电路的制造中,对半导体晶片等硅基板,重复进行成膜和图案蚀刻,形成多个希望的半导体器件。在连接各个器件间的布线、实现对各个器件电接触的布线层的下层使用阻挡层。阻挡层用作为抑制接触金属和布线材料的相互扩散的目的,或者作用为防止基底层和布线层的剥离的目的。作为阻挡层,电阻低是不用说的,还必需使用密接性、耐热性、屏蔽性、耐腐蚀性优异的材料。作为能够满足这样的要求的屏蔽材料,特别是使用TiN膜。
在形成TiN膜的阻挡层的情况下,使用TiCl4气体和NH3气体,通过CVD(Chemical Vapor Deposition)来堆积希望厚度的TiN膜。这种情况下,在将半导体晶片搬入到处理容器内之前,在载置台的表面上预先形成由TiN膜构成的预覆层。预覆层用作为保持晶片的热的面内均匀性,且防止由载置台等所包含的金属元素导致的金属污染等的目的。
预覆层每当清洁处理容器内时除去,为此,在清洁后,在向处理容器内搬入半导体晶片之前,在载置台的表面上形成预覆层。例如,通过以CVD形成Ti膜的步骤,和以NH3气体氮化Ti膜的步骤来形成TiN预覆层。
关于这一点,能够举出下面的三个文献作为现有技术。
专利文献1:特开平10-321558号公报
专利文献2:特开2001-144033号公报(段落号0013-0020,图1和图2)
专利文献3:特开2001-192828号公报
专利文献1和专利文献2公开了在载置台的表面上形成Ti膜和TiN膜的预覆层的技术。专利文献3中公开了这样的问题,在空载运转后的成膜处理中,最初的1个不稳定,再现性和面间膜厚均匀性恶化。专利文献3中,作为解决该问题的方法,公开了这种技术,在空载运转后,在即将成膜处理1个之前仅短时间地流动原料气体或者还原气体中的任何一种。
关于Ti膜的单枚成膜,从提高半导体器件的薄膜化和电特性的见解来看,需要提高Ti膜的膜厚(膜厚非常薄)的面内和面间均匀性。作为面内均匀性,意味着在一枚晶片的表面的Ti膜的膜厚的均匀性。作为面间均匀性,意味着在多个晶片间的Ti膜的膜厚的均匀性(也称为再现性)。
在现有技术中,为了提高装置的开工率,在对晶片的成膜处理之前,减小在载置台上形成的预覆层的厚度。例如,在现有技术中预覆层的厚度是0.36μm左右。该预覆层是通过进行18次左右的由等离子CVD所进行的非常薄的Ti膜的堆积、Ti膜的氮化处理所构成的循环所形成。这种情况下,出现最初某些数量的晶片上堆积的Ti膜的膜厚和电阻率不稳定,有变动的问题。
发明内容
本发明的目的在于,提供一种半导体处理用的载置台装置、成膜装置和成膜方法,其能够至少提高在被处理基板上所形成的膜的面间均匀性。
本发明的目的在于,提供一种半导体处理用的成膜方法,其能够提高在被处理基板上形成的膜的面内均匀性和面间均匀性。
本发明的第一观点是,一种配设在半导体处理用的成膜处理容器内的载置台装置,具有:
载置台,其具有载置被处理基板的上面和从所述上面下降的侧面;
配设在所述载置台内且通过所述上面加热所述基板的加热器;
覆盖在所述载置台的所述上面和所述侧面的CVD预覆层,设定所述预覆层,使得其厚度在使由所述加热器的加热得到的来自所述上面和所述侧面的辐射热量实质饱和的厚度以上。
本发明的第二观点是半导体处理用的成膜装置,具有:
处理容器,收容被处理基板;
气体供给部,向所述处理容器内提供处理气体;
排气部,排气所述处理容器内;
载置台,配设在所述处理容器内,且具有载置所述基板的上面和从所述上面下降的侧面;
加热器,配设在所述载置台内,且通过所述上面加热所述基板;
CVD预覆层,覆盖所述载置台的所述上面和所述侧面,设定所述预覆层,使得具有使由所述加热器的加热得到的来自所述上面和所述侧面的辐射热量实质饱和的厚度以上的厚度。
本发明的第三观点是半导体处理用的成膜方法,具有:
准备成膜装置的工序,所述成膜装置具有:收容被处理基板的处理容器、向所述处理容器内提供处理气体的气体供给部、排气所述处理容器内部的排气部、配设在所述处理容器内且具有载置所述基板的上面和从所述上面下降的侧面的载置台、配设在所述载置台内且通过所述上面加热所述基板的加热器;
通过向所述处理容器内提供前处理气体进行CVD处理,来形成覆盖所述载置台的所述上面和所述侧面的CVD预覆层的工序,设定所述预覆层,使得具有使由所述加热器的加热得到的来自所述上面和所述侧面的辐射热量实质饱和的厚度以上的厚度;
在形成所述预覆层后,将所述基板搬入所述处理容器内,将所述基板载置在所述载置台的所述上面上的工序;和
通过向所述处理容器内提供主处理气体来进行主成膜处理,在所述载置台上的所述基板上形成膜的工序。
本发明的第四观点是在第三观点的方法中,包括:
形成所述预覆层的工序,包括通过热CVD形成TiN膜的成膜步骤;
所述气体供给部包括配设在所述载置台的上方的浇淋头;
所述主成膜处理通过等离子CVD来进行;
在所述热CVD中,设定所述载置台的温度,使得所述浇淋头的温度为与进行所述等离子CVD时的所述浇淋头的温度大致相同的温度。
本发明的第五观点是半导体处理用的成膜方法,具有:
准备成膜装置的工序,所述成膜装置具有:收容被处理基板的处理容器、向所述处理容器内提供处理气体的气体供给部、排气所述处理容器内部的排气部、配设在所述处理容器内且具有载置所述基板的上面的载置台、在所述处理容器内产生等离子的激励机构;
向所述处理容器内提供第一处理气体,通过等离子CVD来进行第一处理的工序,所述第一处理气体是通过电离主要产生第一极性的离子的气体;
在所述第一处理后,进行稳定所述处理容器内的状态的稳定化处理的工序,所述稳定化处理设定为,将通过电离主要产生与第一极性相反的第二极性的离子的稳定化处理气体,提供给所述处理容器内,并等离子化;
在所述稳定化处理后,将所述基板搬入所述处理容器内,在所述载置台的所述上面载置所述基板的工序;
向所述处理容器内提供主处理气体,通过等离子CVD来进行主成膜处理,由此在所述载置台上的所述基板上形成膜的工序。
如根据所述第一到第三的观点,既使对多个被处理基板进行成膜处理,由于载置台具有热的稳定性,所以提高了成膜处理的再现性。为此,可提高在被处理基板上形成的膜的膜厚和电阻率等的特性的面间均匀性(再现性)。
如根据所述第四观点,在形成预覆层的工序和主成膜处理中,浇淋头几乎不产生温度差。为此,提高了在被处理基板上形成的膜的膜厚和电阻率等的特性的面内均匀性(特别是第一枚被处理基板)和面间均匀性。
如根据所述第五观点,能够阻止载置台和被处理基板之间发生异常放电。为此,可提高在被处理基板上形成的膜的膜厚和电阻率等的特性的面内均匀性(特别是第一枚被处理基板)和面间均匀性。
附图说明
图1是表示本发明的实施方式的半导体处理用的成膜装置的构成图。
图2A到图2C是表示形成有预覆层的各个载置台的一个例子的截面图。
图3A到图3D是表示用于形成预覆层的各种方法的时序图。
图4是表示预覆层的膜厚和电阻加热器的消耗电力(%)的关系的图。
图5是表示改变预覆层的膜厚时的匹配电路的加载位置和协调位置的变化的图。
图6是表示使用实施方式的处理装置和已有的处理装置来处理制品晶片时的Ti膜的电阻率的变化的曲线图。
图7是表示预覆层形成时的温度和晶片成膜温度的关系对预覆层膜厚和面间均匀性的影响的曲线图。
图8是表示长时间空载运转处理装置后开始成膜时的第一枚制品晶片的堆积膜的电阻率的曲线图。
图9A和图9B是用于说明在半导体晶片和载置台之间发生放电的原因的说明图。
图10A和图10B分别是表示为了稳定化处理的各种方法的时序图。
图11A和图11B是表示稳定化处理的有无和第一枚制品晶片的Ti膜的电阻率的关系的图。
图12是表示预涂覆工序的具体的处理条件的一个例子的图。
图13是表示稳定化处理的具体的处理条件的一个例子的图。
具体实施方式
本发明的发明者们在本发明的开发过程中,关于在载置台上形成的预覆层进行了研究。结果,得到下述这样的见解。
如果将预覆层的厚度形成为一定厚度(阈值)以上的厚度,来自载置台的上面和侧面的辐射热量没有变化(实质上饱和)。辐射热量实质饱和的预覆层的厚度,在通常成膜处理所使用的温度范围(例如,如果是高熔点金属的氮化膜,是350~750℃)下,不依赖于载置台的温度。
如果将预覆层的厚度设定为所述那样的阈值以上,既使在晶片的处理中还堆积副生产物,来自载置台的上面和侧面的辐射热量实质上没有变化。即,既使增加单张处理的晶片的个数,来自载置台的辐射热量的条件也维持为一定(热稳定性)。为此,能够对多个晶片将处理时的热条件维持为一定,能够提高在晶片上形成的膜的面间均匀性。关于细节在后面描述。
下面,参照附图来说明基于这样的见解构成的本发明的实施方式。而且,在下面的说明中,对于具有大致相同的功能和构成的构成要件,赋予相同的符号,仅在必要的情况下进行重复说明。
(第一实施方式)
图1是表示本发明的实施方式的半导体处理用的成膜装置的构成图。图2A到图2C是表示各个形成预覆层的载置台的例子的截面图。在本实施方式中,以使用等离子CVD和氮化处理或者使用热CVD来形成包含TiN的膜的预覆层的情况为例子进行说明。
如图1所示那样,处理装置2具有由例如A1或Al合金材料等成形为圆筒体状的处理容器4。在处理容器4的底部6的中央部形成开口7,开口7通过向下方侧突出的排气室9气密地闭锁。在排气室9的侧壁上,形成用于排出容器内的气氛气的排气口8,在排气口8上连接配设了抽真空泵10的排气***12。通过排气***12,能够从底部周边侧均匀地对处理容器4的内部抽真空。
为了载置作为被处理基板的半导体晶片W,在处理容器4内配设圆板状的载置台16。载置台16支撑在从排气室9的底部6向处理容器4内立起的支柱14上。具体地说,载置台16由例如AlN等陶瓷构成,在其内部埋入作为加热部件的电阻加热器18。电阻加热器18由通过支柱14内部的布线20与电源22连接。电阻加热器18在平面内分割为多个加热区域(未图示),每个加热区域分别独立地控制。另外,在载置台16上,为了协助相对载置台16的晶片W的转移,在销孔21内配设能够升降的升降销23。升降销23通过经波纹管25连接到容器底部6的致动器27升降。
在载置台16的上面附近,埋入例如网眼状的下部电极24。下部电极24通过布线26与匹配电路27和RF电源29连接。通过对下部电极24施加RF电力,能够对被处理基板本身施加偏压。通过锪孔加工载置台16的表面,形成引导被处理基板的凹部。
为了提高载置台16的热稳定性,通过预覆层28覆盖载置台16的表面。如图1和图2A所示那样,最理想的是,在载置台16的上面、侧面和下面的全部面上形成预覆层28。但是,为了成膜时来自载置台的辐射热量不变化,能够以其他形式来形成预覆层。例如,如图2B所示那样,也可以仅在载置台16的上面和侧面形成预覆层28。另外,如图2C所示那样,也可以仅在载置台16的上面形成预覆层28。而且,图2A到图2C中,省略了电阻加热器18和下部电极24等的记载。
在本实施方式中,预覆层28利用该装置以与对半导体晶片W成膜的源气体相同的气体来成膜,即,预覆层28由包含TiN的膜构成。设定预覆层28,使得具有使由加热器18的加热得到的来自载置台16的上面、侧面和下面(至少上面和侧面)的辐射热量实质饱和的厚度以上的厚度T1。换言之,预覆层28的厚度T1设定为,载置台的温度实质大致一定时既使膜厚变化,从载置台16放出的辐射热量为大致一定这样的范围的厚度。
例如,预覆层28的厚度T1设定为0.4μm以上,优选设定为0.5μm以上。关于包含该TiN的膜的形成方法和0.5μm的根据在后面描述。而且,如果考虑处理的生产率,预覆层28的厚度T1优选为20μm以下。
另一方面,在处理容器4的顶板,为了导入必要的处理气体,通过绝缘部件32气密地安装浇淋头30。浇淋头30覆盖载置台16的上面大致整个面地相对,在与载置台16之间形成处理空间S。浇淋头30向处理空间S中淋浴状导入各种气体。在浇淋头30的下面的喷射面34上,形成用于喷射气体的多个喷射孔36A、36B。而且,浇淋头30能够形成为在内部混合气体的前混合型或者在内部分别通过气体而在处理空间S开始混合的后混合型构造。在本实施方式中,浇淋头30形成以下说明的后混合型构造。
浇淋头30内分离划分成两个空间30A、30B。空间30A、30B分别与各个喷射孔36A、36B连通。在浇淋头30的上部,形成向浇淋头内的各个空间30A、30B分别导入气体的气体导入通路38A、38B。气体导入通路38A、38B分别连接流动气体的供给通路40A、40B。供给通路40A、40B分别连接多个分支管42A、42B。
对一个分支管42B,分别连接储存作为处理气体的NH3气体的NH3气体源44、储存H2气体的H2气体源46、储存作为惰性气体的例如N2气体的N2气体源48。对另外的各分支管42A,分别连接储存作为惰性气体的例如Ar气体的Ar气体源50、储存成膜用的例如TiCl4气体的TiCl4气体源52、储存作为清洁气体的ClF3气体的ClF3气体源51。
各个气体的流量,通过配设在各个分支管42A、42B上的流量控制器,例如质量流量控制器54来控制。利用配设在各个分支管42A、42B上的阀门55的开闭来进行各气体的导入。在本实施方式中,表示了在一个供给通路40A、40B内以混合状态供给成膜时的各气体的情况。取而代之,可向分别不同的通路内供给一部分气体或者全部气体,在浇淋头30内或者处理空间S中混合,能够使用所谓的后混合型气体搬送构造。在TiCl4气体源52的分支管42A和排气***12之间,连接了配设有开闭阀67的预流动配管69。预流动配管69在即将向处理容器4内导入TiCl4气体之前,为了进行数秒间流动而使用,使得稳定流量。
浇淋头30也具有作为上部电极的功能,通过布线58连接作为等离子发生用的例如450kHz的高频(RF)电源56。作为RF电源56的频率,可使用例如450kHz~60MHz。在布线58上,顺序配设进行阻抗匹配的匹配电路60和遮断RF的开关62。而且,该处理装置2具有遮断高频而不产生等离子从而进行处理的热CVD装置的功能。
在处理容器4的侧壁上配设在搬入搬出晶片时开闭的门阀门64。在载置台16上,配设使用等离子体时的聚焦环、热CVD时的引导环等,但这里省略了图示。
下面,关于使用以上这样构成的处理装置来进行的预覆层28的形成方法,参照图3A到图3D来说明。图3A到图3D是分别表示用于形成预覆层的不同方法的时序图。
首先说明图3A所示的方法。首先,形成处理容器4内的载置台16上不载置任何半导体晶片W的状态,密闭处理容器4内部。处理容器4内处于例如成膜处理工序后进行清洁处理而除去全部不需要膜的状态,或者维修状态。因此,处于在载置台16的表面上没有任何预覆层、载置台16的材料露出的状态。或者,处于刚开始新的装置,处理容器4内未处理的状态。
如果密闭处理容器4内部,就将Ar气体和H2气体分别从浇淋头30以规定的流量向处理容器4内导入。与此同时,通过抽真空泵10抽真空处理容器4内部,维持为规定的压力。
此时的载置台16,通过埋入载置台16中的电阻加热器20以规定的温度加热维持。与此同时,接通开关62,在浇淋头(上部电极)30和载置台(下部电极)16之间施加RF电压,在处理空间S内生成Ar气体和H2气体的混合气体的等离子体。在该状态,例如流动5~120秒的TiCl4气体,优选流动30~60秒左右短时间。这样,进行通过等离子体CVD以10nm以上的例如20nm左右膜厚在载置台16的表面上堆积非常薄的Ti膜的成膜步骤。接着,在生成等离子体的状态(流动Ar/H2气体),停止TiCl4气体的供给。与此同时,例如流动5~120秒的NH3气体,优选仅流动30~60秒左右短时间。这样,进行氮化处理所述Ti膜的氮化步骤。通过这样,完成一个循环的包含TiN的膜的形成处理。
接着,提供例如H2气体等惰性气体,短时间清洁排除处理容器4内残留的处理气体。接着,进行与上述同样的操作,从第二个循环到例如第50个循环,重复进行同样的包含TiN的膜的形成处理,多层地堆积薄的包含TiN的膜。这样,象前述那样,形成整体0.4μm以上,优选0.5μm以上厚度的包含TiN的膜所构成的预覆层28。包含TiN的膜可以是仅表面氮化的Ti膜,也可以整体是TiN膜。特别是如果考虑辐射热的特性,优选整体是TiN膜。
如果在一个循环中堆积的Ti膜过厚,充分氮化该Ti膜是困难的。为此,一个循环的优选的最大膜厚是例如0.05μm以下,更优选的是0.03μm以下。如果每个循环所形成的包含TiN的膜的厚度能尽可能地大,所述重复的循环数就变少而经济。无论哪一种都可得到整体0.4μm以上、更优选0.5μm以上厚度的预覆层28。
既使预覆层28的厚度为上述值以上的厚度,来自载置台16的辐射热量没有变化为大致一定。换言之,通过对晶片的成膜处理,既使包含TiN的膜附着在载置台16上,辐射热量也没有变化。而且,考虑处理的生产率,预覆层28的厚度为20μm以下,优选为2μm以下,更优选为不到1.0μm。
图3A的预涂覆工序中的处理条件依次如下。TiCl4气体的流量是2~100sccm,优选为4~30sccm左右。NH3气体的流量是50~5000sccm,优选是400~3000sccm左右。处理压力整体是66.6~1333Pa,优选是133.3~933Pa左右。载置台温度整体是400~700℃,优选是600~680℃。
这样,如果预涂覆工序结束,下面对于制品晶片,每一枚进行Ti膜的成膜处理。
图12是表示所述预涂覆工序的具体处理条件的一个例子的图。如图12所示,步骤1的“PreFlow”中,Ar气体、H2气体导入处理容器4中,通过电阻加热器18充分加热载置台16,维持规定的温度。另一方面,TiCl4气体通过预流线路配管69排气,稳定TiCl4气体的流量。
此时的条件,例如如下设定。处理温度维持640℃,处理压力维持为66.6~1333Pa,例如666.7Pa或者667Pa。TiCl4气体的流量为4~50sccm,例如12sccm。Ar气体的流量是100~3000sccm,例如1600sccm。H2气体的流量是1000~5000sccm,例如4000sccm。
在步骤2的“PrePLSM”中,对上部电极的浇淋头30施加例如450kHz的RF(RF),等离子体产生数秒(例如1秒)而稳定。而且,也可以在步骤2中不产生等离子体,即,实质上能够省略步骤2。在步骤3的“Depo”中,在处理容器4内流动TiCl4气体,形成Ti膜。此时的成膜时间是30sec。
在步骤4的“AFTDepo”中,停止RF,排出原料气体导入配管内的原料气体。在步骤5的“GasChang”中,将H2气体的流量从4000sccm减少到2000sccm,置换排气处理容器4内的处理气体。在步骤6的“PreNH3”中,将生成等离子体前开始流动NH3气体的该流量设定为500~3000sccm,例如1500sccm,导入处理容器4内,稳定。
在步骤7的“Nitride”中,对上部电极的浇淋头30施加450kHz的RF,首先氮化成膜的Ti膜。而且,此时,向处理容器4内流入Ar气体、H2气体。该氮化处理时间是5~120sec,例如30sec。接着,在步骤8的“RFStop”中,停止RF的施加,停止氮化处理。
将该一系列的操作的预涂覆工序作为一个循环,以后,重复多次,例如50次同样的一系列操作,形成叠层的预涂覆层。接着,将制品晶片搬入处理容器4内,通过等离子体CVD在晶片上进行形成Ti膜的形成工序。
在所述成膜方法中,关于使用等离子体来进行作为Ti膜的氮化处理的等离子体氮化处理的情况来说明。但是,也可以代替该等离子体氮化处理,不使用等离子体而利用热进行氮化处理。该基于热的氮化处理,在基于等离子体CVD的Ti膜的成膜后,关闭开关62,停止RF电压的施加。与此同时,停止TiCl4气体,维持Ar气体和H2气体的供给,供给包含N(氮)的气体,例如NH3气体,进行氮化处理。可代替地,以各规定的流量供给NH3气体、H2气体,能够进行不使用等离子体而基于热的氮化处理。也可以在包含氮的气体中,添加例如MMH(一甲基肼:monomethyl hydrazine),也可以仅是MMH。
进行基于热的氮化处理的处理条件如下,各气体的流量,例如,优选NH3气体5~5000sccm,H2气体50~5000sccm,Ar气体50~2000sccm,N2气体50~2000sccm,MMH气体1~1000sccm左右。压力和载置台温度分别与等离子体CVD的成膜步骤相同。此时的预覆膜的厚度,优选大约0.4~2μm的范围,更优选大约0.5~0.9μm。
下面,说明图3B所示的方法。该方法是通过不使用等离子体的热CVD直接形成TiN膜作为预覆膜的方法。即,在不向处理容器4内搬入晶片的状态,清洁处理容器4内附着的不需要的附着物之后,不使用等离子体,通过热CVD直接形成TiN膜。此时的成膜气体使用TiCl4气体和NH3气体和N2气体。基于该热CVD的TiN膜的形成,由于加速反应速度可提高成膜率,在短时间进行预涂覆工序。而且由于步进覆层也良好(为了加速),所以不仅载置台16的上面,而且侧面和里面也能够充分地施加TiN膜。
在基于该热CVD的TiN膜的预覆膜的形成中,能够不象图3A所示那样重复进行,一次在短时间可形成0.5μm厚度的预覆层28。这种情况下,预覆层28的膜厚优选是来自载置台16的辐射热量不变化的0.4~2μm。另外考虑处理的生产率,预覆层28的厚度是20μm以下,优选是不到1.0μm,例如,为0.5~0.9μm。
在图3A所示的方法中,预涂覆工序是64分钟左右,与此相对,在图3B所示的方法中,预涂覆工序能够缩短为34分钟左右。图3B的预涂覆工序中处理条件如下,各气体的流量,例如,TiCl4气体为5~100sccm,NH3气体为50~5000sccm,N2气体是50~5000sccm左右。另外,压力和载置台16的温度和预覆膜厚度,与参照图3A说明的情况分别相同。
图3B所示的方法,能够如图3C所示那样改变,在图3C所示的方法中,首先,象图3B所说明的那样通过热CVD直接形成TiN膜。接着,仅短时间进行使用等离子体的氮化处理或者不使用等离子体的基于热的氮化处理(参照图3A)。通过这样,预覆层28的表面的稳定性更有效。该处理条件和预覆膜厚度是与前述相同的条件。
图3B所示的方法能够如图3D所示那样进行改变。在图3D所示的方法中,首先,如图3B说明的那样通过热CVD直接形成TiN膜。接着,至少只在一个循环中进行图3A所示的等离子体CVD的Ti膜的成膜步骤,和氮化处理该Ti膜氮化为包含TiN的膜的步骤。通过这样,预覆层28的表面稳定性更有效。
此外,图3B、图3C和图3D所示的各方法能够如下面这样改变。(1)在图3B的方法中,将通过热CVD形成TiN膜时的一次的步骤设为短时间,通过这样,减少一次循环的膜厚,设定为例如5~50nm,优选设定为20~30nm,重复成膜TiN。(2)在图3C的方法中,多个循环重复进行短时间的TiN膜的成膜步骤和氮化步骤,得到规定厚度的预覆层28。(3)在图3D的方法中,多个循环重复进行短时间的TiN膜的成膜步骤、基于等离子体CVD的Ti膜的成膜步骤、和氮化步骤,得到规定厚度的预覆层28。这些情况下,优选,预覆层28的厚度例如是0.4~2μm。
接着,说明载置台16表面的预覆层28的厚度和在半导体晶片的表面堆积的TiN膜的厚度的再现性的关系。如上述那样,设定预覆层28,使得具有使由加热器18的加热得到的来自载置台16的上面、侧面和下面的辐射热量实质饱和的厚度以上的厚度。换言之,将预覆层28的厚度设定为,在载置台的温度实质大致一定时既使其膜厚变化,从载置台16放出的辐射热量为大致一定这样范围的厚度。
如果按照现有技术,不向处理容器内搬入晶片,一次在载置台的表面上形成希望膜厚的Ti膜并氮化形成预覆膜。接着,搬入晶片,在半导体晶片的表面上通过等离子体CVD形成Ti膜,还通过氮化它来形成TiN膜。此时,在处理开始的当初随着晶片处理的枚数增加,浇淋头30的温度也上升,当达到某重程度的枚数,温度为大致一定。
通过在处理空间S中发生的等离子体,因产生的热量和从载置台16放出的辐射热量的变化导致浇淋头30的温度有大的变化。如果浇淋头30的温度变化,在该附近消耗的TiCl4气体的前驱体(TiClx:X=1~3)的量变化。结果,晶片上的Ti膜的膜厚和电阻率的均匀性和再现性恶化。因此,将从载置台16放出的辐射热量设为一定对用于提高Ti膜的成膜处理的再现性是必要的。
图4是表示预覆层的膜厚和电阻加热器的消耗电力(%)的关系的曲线图。该数据表示,对载置台16施加各种膜厚的预覆层,将载置台16的温度维持为精度好的一定温度650℃时的电阻加热器18中的消耗电力。在图4所示的例子中,电阻加热器分为第一区域和第二区域,另外,消耗电力由相对满功率的百分比表示。
如图4所示那样,在预覆层的膜厚薄的范围,相对膜厚的变化,电阻加热器18的消耗电力也有大的改变。这意味着,由于将载置台16的温度维持为一定的650℃,所以从载置台16放出的辐射热量有大的改变。如果预覆膜的膜厚达到0.5μm,消耗电力大致稳定,达到一定的变动范围内。即,在预覆膜的膜厚为0.5μm以上,从载置台16放出的辐射热量为大致一定(实质上饱和)。
另外为了补充,为了调查上述那样改变预覆层的膜厚时的处理容器4内的等离子体的匹配,也研究匹配电路的匹配。图5是表示改变预覆层的膜厚时的匹配电路60的负载位置和协调位置的变化的曲线图。这里,负载位置是可变电感的匹配位置,协调位置是可变电容的匹配位置。而且,在匹配电路60中,施加规定电力的RF电力时,自动地调整阻抗使得反射波为零,此时负载位置和协调位置变动。
如图5所示那样,在预覆层的膜厚不到0.5的薄的区域,匹配的变化变大,处理容器4内的等离子体匹配有大的改变。如果膜厚为大致0.5μm以上的厚度,等离子体匹配的改变非常小,可稳定。
基于以上这样的结果,使用本实施方式的处理装置(方法)和已有的处理装置(方法),对50个制品晶片进行实际形成Ti膜的试验。图6是表示使用本实施方式的处理装置和现有的处理装置来处理制品晶片时的Ti膜的电阻率的变化的曲线图。
在图6中,曲线A表示采用施加了0.36μm厚度的预覆层(图3A中进行18个循环)的载置台的现有的处理装置。曲线B表示采用利用等离子体CVD而施加了0.5μm厚度的预覆层(在图3A中进行50个循环)的载置台的本实施方式的第一实施例的处理装置。曲线C表示使用利用热CVD而施加了0.5μm厚度的预覆层(图3C)的载置台的本实施方式的第二实施例的处理装置。
如图6所示那样,各曲线A~C都随着制品晶片的处理个数的增加,电阻率也稍微上升。这种情况下,表示现有的处理装置的曲线A的变化大,晶片间的电阻率值的均匀性是3.1%,不怎么好。与此相对,表示第一实施例的曲线B的变化小,晶片间的电阻率值的均匀性下降到2.3%,显示了好的结果。另外,表示第二实施例的曲线C的变化更小,晶片间的电阻率值的均匀性大幅度下降到1.5%,表示了特别好的结果。
这样,与使用等离子体CVD的曲线B相比,使用热CVD的曲线C的特性好的理由如下。即,由热CVD进行的成膜处理其步进覆层好,直到载置台16的背面,充分地付着预覆层28(参照图2A)。为此,在制品晶片的处理时来自载置台16的辐射热量的放出小,其变化更小。
如图3B和图3C所示那样,在通过没有等离子体的热CVD来成膜由TiN膜构成的预覆层28的情况下,具有产生所谓的跳动的情况。作为跳动现象是这样的现象,在对第一个制品晶片使用等离子体CVD来成膜Ti膜的情况下,最初的晶片的电阻率异常高的现象。发生该跳动现象的理由如下。即,既使将载置台16的温度精度高地维持为例如650℃,在进行等离子体CVD处理的情况下,浇淋头30接收来自等离子体的能量。为此,浇淋头30的表面的温度与进行热CVD处理的情况相比高一定程度的温度,例如处理温度高10℃左右。为此,该温度差导致所述那样的第一枚制品晶片发生跳动现象。
为了抑制跳动现象的发生,在通过热CVD来成膜由TiN膜构成的预覆层28时,控制使得上述的浇淋头30表面的温度差不到10℃。为此,稍微提高载置台16的温度,例如上述情况下较高地设定为20℃左右。通过这样,浇淋头30的表面的温度与通过等离子体CVD来进行Ti膜的成膜处理时大致相同。结果,能够抑制在所述第一枚制品晶片发生跳动现象。
图7是表示预覆层形成时的温度和晶片的成膜温度的关系对预覆膜厚度和面间均匀性的影响的曲线图。在图7中,曲线X表示了将预覆层形成时的温度和晶片成膜温度设定为相同的情况。曲线Y表示将预覆层形成时的温度设定得比晶片成膜温度还高(例如10~30℃,优选是15~25℃)的情况。如曲线Y所示那样,预覆层形成时的温度比晶片成膜时的温度虽然仅高例如20℃左右,但这能够提高膜厚和电阻率值等的面内均匀性,即能够提高再现性。
通常,处理装置不经常连续运转,在没有应该处理的半导体晶片时,具有在于载置台16上附着有预覆层的状态持续数小时~数日的长时间不运转的时间。此时,装置进行所谓的空载运转,由此能够在需要时短时间地开始成膜处理。典型的,在空载运转中,不切断装置本身的电源,载置台16的温度变高,且向处理容器4内连续微小量地流动惰性气体,例如Ar气体、N2气体。另外,在装置的维修后也发生同样的状态。
本发明者们发现,在从空载运转开始成膜处理时,具有最初的第一枚~第五枚左右的制品晶片的堆积膜的电阻率变大的情况。该电阻率,与之后的制品晶片的堆积膜的电阻率相比,大大超过了容许值。
为了消除该问题,在持续短时间或者长时间空载运转后再次开始成膜处理时,进行下面这样的稳定处理。即,在即将搬入制品晶片之前,如图3A所示那样,至少进行一次由通过等离子体CVD形成Ti膜的成膜步骤、氮化该Ti膜氮化为包含TiN的膜的步骤所构成的一个循环。代替它,也可以短时间地至少进行一次图3B~图3D所示的预涂覆工序的热CVD的TiN膜的成膜步骤。在任何情况下,该稳定化处理是短时间的5秒钟~180秒钟,优选是30秒钟~60秒钟左右。
如果这样,在通过空载运转表面被氧化的预覆层的表面上,由所述操作附着新的薄的包含TiN的膜。通过这样,稳定预覆层的表面,来自载置台16的辐射热量为大致一定。结果,从空载运转到刚开始成膜处理之后的数个晶片,可抑制该堆积膜的电阻率过大的现象的发生,能够提高面内和面间均匀性。
图8是表示处理装置经过长时间空载运转后成膜开始时第一个制品晶片的堆积膜的电阻率的曲线图。在图8中,前半部分表示现有装置的实验结果,后半部分表示本实施方式的装置(实施一个循环的预涂覆)的实验结果。在图8所示的例子中,在适当的时期进行清洁操作。各个曲线之前进行长时间的例如数小时的空载运转。
如图8所示那样,在现有装置的情况下,在点X1~X3,电阻率超过容许范围,为较大的值。另一方面,在本实施方式的装置的情况下,全部在电阻率的容许范围内。即,在处理容器内的载置台上形成预覆层,在成膜前进行短时间的稳定化处理,由此能够稳定地再现性好地进行成膜处理。而且,该稳定处理不管空载运转的长短,优选在制品晶片的处理前来进行。
(第二实施方式)
在所述例子中,在刚进行清洁处理处理容器4内后,或者空载运转处理装置2后,在将要开始流动制品晶片之前,进行预涂覆工序,稳定处理容器4内的状态。这种情况下,发现,作为预涂覆工序,特别是如进行使用等离子体而基于等离子体CVD的Ti的成膜处理和使用等离子体的氮化处理(特别是图3A和图3D的情况),发生问题。即,具有这种情况,仅在其次流动的最初第一枚制品晶片看见放电迹而使部分膜质恶化。
发生该放电的机制如下面这样推测。图9A和图9B是用于说明在半导体晶片和载置台之间发生放电的原因的说明图。即,如图9A所示,在使用TiCl4气体和H2气体通过等离子体CVD在载置台16上形成Ti膜时,TiCl4气体由等离子体分解,发生Cl负离子。由于该负离子,载置台16的表面带负电荷。此时,虽然也发生H正离子,但Cl负离子占支配地位。
接着,如图9B所示那样,进行基于NH3等离子体的氮化处理,在该氮化处理中,NH3气体分解主要产生H正离子。通过该正离子,载置台16的表面得到一定程度的电中和,但载置台16的表面仍然带负电。
在这样的状况下,如果将制品晶片载置在载置台16的表面上,并且通过等离子体CVD在晶片表面形成Ti膜,这次晶片本身就带电。结果,在晶片W和以负的大电荷而带电的载置台16之间,特别是电荷集中的周缘部发生放电,在该周缘部的膜质恶化。
即,越使用生成负离子的处理气体的处理,载置台16的带电量越大。这种情况下,之后处理的晶片和载置台之间的电势差变大,发生放电。此外,容易发生负离子的气体,是卤素化合物,例如TiCl4气体这样的卤化金属、CF系列气体。这样的放电仅对第一个处理晶片发生,对于以后连续处理的制品晶片,不发生放电。
由该观点,在本实施方式中,向处理容器4内提供通过电离主要产生第一极性离子的气体,通过等离子体CVD进行第一处理的工序后,进行稳定化处理容器4内的状态的稳定化处理。稳定化处理设定为使得向处理容器4内提供通过电离主要产生与第一极性相反的第二极性的离子的稳定化处理气体,进行等离子体化。通过稳定化处理,因第一处理带电的载置台16的表面电中和。
上述第一处理的一个例子,如上述那样,是通过成膜气体形成覆盖载置台16的上面的CVD预覆层的处理。该第一处理的其它例子是通过成膜气体在载置台16上的前面基板上形成CVD膜的处理。在后者的情况下,通常假定第一处理和稳定化处理之间装置是空载运转。
换言之,处理装置的空载运转后处理制品晶片时,或进行预涂覆工序后处理制品晶片时,在即将开始该制品晶片的处理之前,进行稳定化载置台16的表面的稳定化处理。通过这样,抑制了例如载置台16的表面的带电量而进行了稳定化,同时,载置台16的表面的材料也稳定化。
该稳定化处理通过例如将从对制品晶片进行成膜处理时使用的处理气体中除去了含有金属材料气体的其他处理气体,提供给处理容器4内,并生成等离子体来进行的。具体地说,在本实施方式的情况下,提供除作为金属材料气体的TiCl4气体之外的其它处理气体,即NH3气体和H2气体和Ar气体,并生成等离子体。由此,氮化或者改质载置台16的表面的薄膜,同时,抑制载置台16的表面的电荷(带电量)。这里,也可以利用N2、NH3、MMH中的至少一种气体和Ar气体的混合气体来进行等离子体处理。而且,该处理对其它包含金属材料的气体,例如TiI4气体、TaCl5气体也是有效的。
图10A和图10B是分别表示用于进行稳定化处理的不同方法的时序图。在图10A所示的方法中,在清洁处理后的预涂覆工序和第一个制品晶片的处理之间,以及在空载运转I之后的即将开始第一个制品晶片的处理之前,分别进行稳定化处理。在图10B所示的方法中,在空载运转I之后开始制品晶片的处理时再次进行预涂覆工序,在该预涂覆工序和第一个制品晶片的处理之间进行稳定化处理。
而且,装置的空载运转能够设定为,例如使得在对2个被处理基板的主成膜处理间的空闲时间为60秒钟以上的情况,自动地开始。典型的,在空载运转中,不切断装置本身的电源,提高载置台16的温度,且向处理容器4内极少量地连续流非活性气体、例如Ar气体、N2气体。
图13是表示所述稳定化处理的具体的处理条件的一个例子的图。通过进行这样的稳定化处理,能够抑制此之后的第一制品晶片和载置台16之间发生异常放电。
图13的各个步骤是从图12中除去由等离子体CVD进行的Ti膜的成膜步骤和与此关联的步骤的步骤。如图13所示那样,处理温度恒定地维持在640℃,另外处理压力也恒定地维持在667Pa。
首先,载置台16达到大致规定的处理温度。在步骤1的“PreFlow”,向处理容器4内流入Ar气体和H2气体,稳定化各气体的流量。此时各气体的气体流量为,Ar气体是500~3000sccm,例如1600sccm,H2气体是1000~5000sccm,例如是4000sccm。在步骤2的“GasChang”,在接下来的步骤中,作为用于提供NH3气体的准备,将H2气体的流量从4000sccm减少到2000sccm。在步骤3的“PreNH3”中,开始流动NH3气体,稳定该气体流量。该NH3气体流量是500~3000sccm,例如是1500sccm。
在步骤4的“Nitride”,维持所述第三步骤的气体流量。而且,对上部电极的浇淋头30施加RF(高频),在处理容器4内生成等离子体,氮化或者改质付着在载置台16的表面上的膜,进行稳定化。该情况与图3A~图3D的预涂覆工序不同,不进行基于等离子体CVD的Ti膜的成膜处理。为此,载置台的表面不带电负电荷。此时的处理时间是5~120sec,例如40sec。接着,在步骤5的“RFStop”停止RF的施加。
在将所述步骤1~步骤5作为1个循环的情况下,也可以重复多次该循环,也可以仅进行一个循环。在刚稳定化处理后进行通常的制品晶片的成膜处理。而且,也可以省略步骤1,将步骤2作为预处理,从此开始。
由于载置台16的表面基本不带电,所以对第一个制品晶片既使通过等离子体处理堆积Ti膜也不产生问题。即,由于载置台16和晶片的电势差不是那么过大,所以能够防止在两者间发生放电。而且,该稳定化处理与空载运转的长短没有关系,优选在制品晶片处理前进行。
图11A和图11B是表示有无稳定化处理与第一枚制品晶片的Ti膜的电阻率的关系的图。图11A表示不进行稳定化处理时的电阻率的分布。图11B表示进行稳定化处理时的电阻率的分布。
在图11A中,箭头所示的晶片的周边部表示成黑色的部分是电阻率(Rs)的特异点(特性大幅恶化)出现的部分。此时,电阻率的最大值和最小值的差是9.97,面内均匀性是4.62%。
与此相对,图11B的情况下,不发生所述那样的电阻率的特异点,表示了电阻率良好的分布。此时,电阻率的最大值和最小值的差是3.78,面内均匀性是2.36%。即,与图11A的结果相比,图11B的结果大幅度地改善了面内均匀性。
上述稳定化处理能够加到图3A~图3D的全部的成膜方法中。另外,不仅在对制品晶片通过等离子体CVD来成膜金属膜的情况下,而且在通过等离子体CVD来成膜金属含有膜的情况下,或者是通过热CVD来成膜金属膜和金属含有膜的情况下也可以来进行所述稳定化处理。
而且,在第一和第二实施方式中说明的气体流量和压力和温度等处理条件,只不过表示了单单一个例子。同样的,处理装置的构造也不过是表示了一个例子。例如,等离子体用RF电源56的频率也可以使用不是450kHz的其它频率。作为等离子体发生部件,也可以使用微波。
在第一和第二实施方式中,以成膜Ti膜的情况为例子进行了说明。此外,本发明也能够适用于成膜钨(W)等金属膜、或者硅化钨(WSix)或者氧化钽(TaOx:Ta2O5)、TiN等金属含有膜的情况。另外,本发明也能够适用于形成TiN膜、HfO2膜、RuO2膜、Al2O3膜等的情况。
半导体晶片的尺寸,可以是6英寸(150mm)、8英寸(200mm)、12英寸(300mm)、和12英寸以上(14英寸等)中的任何一种。作为被处理基板,不限于半导体晶片,也可以是玻璃基板、LCD基板等。载置台的加热部件不限于电阻加热器,也可以是加热灯。
产业上的可利用性
根据本发明,能够提供一种半导体处理用的载置台装置、成膜装置、和成膜方法,其能够至少提高在被处理基板上所形成的膜的面间均匀性。
Claims (3)
1.一种半导体处理用的成膜方法,其特征在于,具有:
准备成膜装置的工序,所述成膜装置具有:收容被处理基板的处理容器、向所述处理容器内提供处理气体的气体供给部、排气所述处理容器内部的排气部、配设在所述处理容器内且具有载置所述基板的上面的载置台、和在所述处理容器内产生等离子体的激励机构;
向所述处理容器内提供第一处理气体,通过等离子体CVD来进行第一处理的工序,所述第一处理气体是通过电离主要产生第一极性的离子的气体;
在所述第一处理后,进行稳定化所述处理容器内的状态的稳定化处理的工序,所述稳定化处理设定为,将通过电离主要产生与第一极性相反的第二极性的离子的稳定化处理气体,提供给所述处理容器内部,来进行等离子体化;
在所述稳定化处理后,将所述基板搬入所述处理容器内,在所述载置台的所述上面上载置所述基板的工序;和
向所述处理容器内提供主处理气体,通过等离子体CVD来进行主成膜处理,由此在所述载置台上的所述基板上形成膜的工序。
2.根据权利要求1所述的方法,其特征在于,
所述第一处理是形成覆盖所述载置台的所述上面的CVD预覆层的处理。
3.根据权利要求1所述的方法,其特征在于,
所述第一处理是在所述载置台上的先行基板上形成CVD膜的处理。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003024264 | 2003-01-31 | ||
JP2003-24264 | 2003-01-31 | ||
JP2003-199377 | 2003-07-18 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003801007309A Division CN100564587C (zh) | 2003-01-31 | 2003-12-26 | 形成Ti膜的成膜方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101298667A true CN101298667A (zh) | 2008-11-05 |
Family
ID=35346959
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008101099945A Pending CN101298667A (zh) | 2003-01-31 | 2003-12-26 | 半导体处理用的成膜方法 |
CNB2003801007309A Expired - Lifetime CN100564587C (zh) | 2003-01-31 | 2003-12-26 | 形成Ti膜的成膜方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003801007309A Expired - Lifetime CN100564587C (zh) | 2003-01-31 | 2003-12-26 | 形成Ti膜的成膜方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5083173B2 (zh) |
CN (2) | CN101298667A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104752271A (zh) * | 2013-12-27 | 2015-07-01 | 株式会社日立国际电气 | 衬底处理装置以及半导体装置的制造方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008047838A1 (fr) * | 2006-10-19 | 2008-04-24 | Tokyo Electron Limited | Procédé de formation de film en Ti et milieu de stockage |
JP5439771B2 (ja) * | 2008-09-05 | 2014-03-12 | 東京エレクトロン株式会社 | 成膜装置 |
CN102080217B (zh) * | 2009-11-26 | 2013-09-18 | 中芯国际集成电路制造(上海)有限公司 | 非等离子体辅助的化学气相沉积方法 |
CN103938272A (zh) * | 2014-04-03 | 2014-07-23 | 清华大学 | 等离子体辅助的外延生长装置及方法 |
JP6584982B2 (ja) * | 2015-07-21 | 2019-10-02 | 住友重機械工業株式会社 | 成膜装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3624628B2 (ja) * | 1997-05-20 | 2005-03-02 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
JP3292171B2 (ja) * | 1999-03-29 | 2002-06-17 | 日本電気株式会社 | 半導体装置の製造方法 |
JP4547744B2 (ja) * | 1999-11-17 | 2010-09-22 | 東京エレクトロン株式会社 | プリコート膜の形成方法、成膜装置のアイドリング方法、載置台構造及び成膜装置 |
JP4505915B2 (ja) * | 2000-01-13 | 2010-07-21 | 東京エレクトロン株式会社 | 成膜方法 |
-
2003
- 2003-12-26 CN CNA2008101099945A patent/CN101298667A/zh active Pending
- 2003-12-26 CN CNB2003801007309A patent/CN100564587C/zh not_active Expired - Lifetime
-
2008
- 2008-10-30 JP JP2008280443A patent/JP5083173B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104752271A (zh) * | 2013-12-27 | 2015-07-01 | 株式会社日立国际电气 | 衬底处理装置以及半导体装置的制造方法 |
CN104752271B (zh) * | 2013-12-27 | 2018-04-20 | 株式会社日立国际电气 | 衬底处理装置以及半导体装置的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2009057638A (ja) | 2009-03-19 |
CN1692177A (zh) | 2005-11-02 |
JP5083173B2 (ja) | 2012-11-28 |
CN100564587C (zh) | 2009-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100824088B1 (ko) | 성막 처리 방법 | |
JP7194171B2 (ja) | プラズマ処理および/または熱処理を使用して、酸化ハフニウムに基づく強誘電体材料の性能を向上させるための方法 | |
CN106591801B (zh) | 利用peald在凹槽中沉积介电膜的方法 | |
KR101251133B1 (ko) | 필름 증착 방법, 컴퓨터 판독 가능 매체, 반도체 디바이스 및 원자층 증착 시스템 | |
CN100585818C (zh) | 等离子体增强原子层沉积方法和由其制造的半导体器件 | |
US7341959B2 (en) | Plasma enhanced atomic layer deposition system and method | |
US7435454B2 (en) | Plasma enhanced atomic layer deposition system and method | |
US8974868B2 (en) | Post deposition plasma cleaning system and method | |
US20210071300A1 (en) | Methods for forming a protective coating on processing chamber surfaces or components | |
TWI805644B (zh) | 針對pecvd金屬摻雜碳硬遮罩之均質介面的沉積系統和方法 | |
US20240038539A1 (en) | Selective processing with etch residue-based inhibitors | |
JP5083173B2 (ja) | 処理方法及び処理装置 | |
JP2010065309A (ja) | Ti系膜の成膜方法および記憶媒体 | |
KR20200130469A (ko) | 하프늄 나이트라이드 층들을 갖는 하프늄 옥사이드의 강유전체 (ferroelectric) 속성들 개질 | |
CN111492092A (zh) | 合金原子层沉积中前体的均质混合的***和方法 | |
JPH11181569A (ja) | フッ素ガスを用いた選択cvd方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20081105 |