CN101222315B - 集成的锁相环和网络phy或开关 - Google Patents

集成的锁相环和网络phy或开关 Download PDF

Info

Publication number
CN101222315B
CN101222315B CN2007103020736A CN200710302073A CN101222315B CN 101222315 B CN101222315 B CN 101222315B CN 2007103020736 A CN2007103020736 A CN 2007103020736A CN 200710302073 A CN200710302073 A CN 200710302073A CN 101222315 B CN101222315 B CN 101222315B
Authority
CN
China
Prior art keywords
physical interface
interface
locked loop
phase
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007103020736A
Other languages
English (en)
Other versions
CN101222315A (zh
Inventor
彼得·布尔克
路易丝·戈兰
西尔瓦纳·贡萨拉·罗德里格斯
丹尼尔·诺曼·加朗
马蒙·阿布·塞义多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor ULC
Original Assignee
Zarlink Semiconductor AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zarlink Semiconductor AB filed Critical Zarlink Semiconductor AB
Publication of CN101222315A publication Critical patent/CN101222315A/zh
Application granted granted Critical
Publication of CN101222315B publication Critical patent/CN101222315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0697—Synchronisation in a packet node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0644—External master-clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供了一种连接到同步分组网的节点，该节点包括用于连接到分组网的分组开关和物理接口。用于同步的锁相环电路被集成进物理接口、分组开关或者两者中。

Description

集成的锁相环和网络PHY或开关
发明领域
本发明涉及数字通信领域，尤其是，涉及分组交换网络。
发明背景
由于传统的电路电话交换网迁移到分组交换网络，存在许多需要同步的应用，诸如，传统的时分多路复用(TDM)服务、蜂窝基站等等。
在当今的网络环境下发现在分布式网络中定时同步是决定性的。由于网络服务继续增加，随着给***和应用提供精确的时间涉及的挑战也增加。
在传统的网络中，同步是由同步数字分级(SDH)网络传输和分配的。由于网络演变，具有TDM接口(即，STM-N)的传统设备与十亿比特以太网接口混合。涌现的技术，诸如CES(电路模拟服务)被设计成能在异步网上传输同步电路，诸如，T1/E1。这种类型的技术需要在分组网上传输精确的时钟信息。
在分组网中，存在若干用于将时钟或者定时信号从一个节点传输到另一个的方法。基于数据分组的方法是基于在网络上传送的数据分组的抵达时间。一种供选择的解决方案是使用同步以太网，其中实际的线路时钟可锁定到一个外部基准源。
同步以太网技术允许服务提供者在单个会聚的高带宽同步以太网链路上传送时间敏感的服务，诸如，语音和视频。
传统的专用介质全双向的以太网连续不断地传送。这些信号的该物理层发射机时钟源自于廉价的+/-100ppm晶体，并且接收机锁定到此。由于数据被分成包并且可以被缓存，不需要长期的频率稳定度。因为相同的原因，不需要在网络的不同的节点之间的不同的链路的频率之间的相容性。
在同步以太网技术中，通过以可追踪到主基准时钟的频率源代替传统的以太网的晶体，该物理层发射机时钟源自于高质量基准频率。这个变化不影响该以太网层的任何一个的工作。在该链路的另一端上的该接收机自动地锁定到接收信号的物理层时钟，并且从而它本身可以使用非常精确的和稳定的基准频率。这个接收机将其另一个端口的传输时钟锁定到这个基准频率。
通过在以太网中以主基准时钟馈给一个网络单元，并且在SONET/SDH网络中以比较好巧妙地设计的标准形态的定时恢复电路采用以太网PHY电路，理论上可以充分地建立时间同步网络。与TDM网络不同，这个定时精度对于数据面的本征函数是不需要的，其可以借助于相对不准确的和不相容的物理层时钟非常好地起作用。更合适地，其对需要其的应用提供使用非常精确的和稳定的基准频率，诸如蜂窝基站和TDMoIP网关。
同步以太网解决方案的一个例子在图1中示出。层1可追踪的基准被注入进数字锁相环路(DPLL)中。该DPLL包含一个集成的模拟锁相环(APLL)以清除抖动。该DPLL提供漂移和抖动滤除，并且其将电信时钟变换为以太网时钟。图2示出一个采用二个芯片解决方案的实施例。虽然这种解决方案理论上允许在网络上传输定时，正如以上讨论的，本申请人已经发现这种传送定时信息的方法对载波分级网络来说是不适当的。
发明概述
令人惊讶地，本申请人已经发现，通过将锁相环内部地集成进物理接口(PHY)，就可以克服现有技术的问题，并且可以实现用于载波分级网络足够的定时精度。借助于一个外部PLL使用以太网PHY和/或以太网开关，定时功能集成进以太网PHY和/或以太网开关中允许在传统的同步以太网解决方案中不可利用的功能。本发明提供了一种用于同步以太网的集成的解决方案，这里同步以太网锁相环(PLL)被集成进PHY(物理接口)，或者被集成进以太网开关，或者它们完全被集成在一起。
因此，按照本发明，提供了一个用于连接到同步分组网的节点，其中网络锁定到主基准源，包括：用于连接到分组网的物理接口；用于处理数据分组的分组开关；和用于产生定时信号的锁相环；和其中所述锁相环被集成进物理接口或者分组开关中。以这种方法，可以借助于单个设备提供用于同步以太网的解决方案。
按照本发明的第二个方面，提供了一个供同步分组网使用的物理接口，其中网络被锁定到主基准源，并且物理接口可以或者以主或者以从属的模式操作，包括集成到单个芯片上，用于连接到分组网链路的网络接口；用于从分组网链路恢复时钟信号的定时恢复单元；用于产生供具有基准输入的接口使用的定时信号的锁相环；用于产生表示是否所述物理接口是处于主或者从属模式之中的模式信号的模式信号发生器；和多路复用器，该多路复用器用于取决于接口的模式状态，将来自定时恢复单元的所述时钟信号，或者来自主基准源的外部信号施加到所述基准输入。
本发明可以采用与模拟和数字PLL结合的PHY。
借助于一个外部PLL使用以太网PHY和/或以太网开关，定时功能集成进以太网PHY和/或以太网开关中允许使用当今的同步以太网解决方案不可利用的功能。
本发明还涉及一种在供同步分组网使用的接口上传输数据的方法，其中网络被锁定到主基准源，并且物理接口可以或者以主或者以从属的模式操作，包括：从进入的数据路径恢复接收的时钟信号；和借助于锁相环产生用于输出数据路径的传送的时钟信号；和其中取决于是否所述接口处于主或者从属模式之中，所述锁相环将主基准源或者所述恢复的时钟信号作为其基准使用。
附图简要说明
现在将基准伴随的附图仅通过举例来更详细地描述本发明，其中：
图1是示出同步以太网概念的示意图；
图2是现有技术解决方案的方框图；
图3是一个实施例的方框图，其中同步以太网具有集成进PHY中的PLL；
图4是本发明的一个不同实施例的方框图；
图5是本发明的另一个实施例的方框图；和
图6是示出在单个芯片上具有集成的锁相环的PHY的构成部分的方框图。
优选实施例详细说明
在同步以太网中，多个节点是通过物理链路相互连接的。定时信息在数据路径上通过物理层在节点之间传输，该物理层被锁定或者可追踪到主基准源。该以太网的物理层因此用于传送同步信号。
数据分组在包括物理链路的数据路径上从发送PHY被传送到接收PHY。该发送PHY设置用于链路的定时。在接收PHY上，时钟信号可以以与传统的SONET/SDH/PDH PLL类似的方式从进入的比特流中产生。在是同步以太网链条的一部分的分组网中的每个节点仅仅依靠物理层从上游节点恢复时钟，并且将该时钟分配给下游节点。该恢复的时钟的性能与网络负荷无关，并且其不受与分组网有关的任何损害(例如，排队、路径选择、包延迟变化等等)的影响。
按照本发明的实施例，如图3所示，在单个芯片中，该锁相环路在第一节点1上与十亿比特或者高速以太网PHY结合起来。在图3中，TDM干线10连接到集成的DPLL和APLL(模拟锁相环)以及PHY接口12，这里PHY接口是作为在现有技术中已知的实际的以太网接口。该PHY接口12经双向链路连接到以太网开关14。
该PHY接口12依次连接到同步以太网16，该同步以太网16依次在节点2上连接到类似的集成的PHY 18，该集成的PHY 18连接到以太网开关20。PHY 18连接到TDM干线22。如注意到的，该DPLL和APPL在每个端上被集成进PHY中。
在一个图4示出的供选择的实施例中，在一个芯片解决方案中，一种可允许的变化是将以太网开关与同步以太网锁相环路集成。一些以太网端口还可以被集成在一个芯片中。在这种情况下，PHY24、26仍然是单独的。该以太网开关与DPLL和APLL结合起来。
在图5示出的实施例中，在一个芯片上解决方案中，以太网开关、锁相环路和PHY被集成在一起。一些以太网端口还可以被集成在一个芯片中。
按照本发明的实施例，该定时功能提供与可追踪的基准同步的时钟。该定时功能基于以太网PHY(主或者从属)的模式选择其基准。该定时功能也能够去检测何时其同步信源不再是可利用的，并且进入延期模式。
延期是该定时功能的操作，这里虽然其与一个给定的信源同步，其保持到最后的频率上。该延期功能可以基于当其与给定的信源同步时采集的历史上的频率数据。
由于定时信息是由以太网的物理层传输的，该时钟信号可以以与传统的SONET/SDH/PDH PLL类似的方式从进入的比特流中产生。在是同步以太网链条的一部分的分组网中的每个节点仅仅依靠物理层从上游节点恢复时钟，并且将该时钟分配给下游节点。该恢复的时钟的性能与网络负荷无关，并且其不受与分组网有关的任何损害(例如，排队、路径选择、包延迟变化等等)的影响。
在图6中，其示出一个按照本发明的集成的PHY的实施例，一个以太网PHY 60与定时功能模块90通信。该以太网PHY 60包括寄存器62、数据处理模块64和定时恢复电路66。该定时恢复电路可以以类似于SONET的方式使用常规的恢复技术恢复该时钟。
该数据处理模块64连接到以太网MII接口68，该以太网MII接口68依次连接到一个开关或者处理器(未示出)。MII是在IEEE802.3中定义的以太网工业标准，其内容作为参考资料结合在此处。该数据处理单元64连接到网络接口70，该网络接口70连接到一个外部以太网链路。
该定时恢复电路将一个恢复的时钟信号rx clk输出给定时功能模块90，并且将一个输入提供给多路复用器72。这里具有连接到层1可追踪的基准74的第二输入，层1可追踪的基准74可以源自于TDM网络。当二个PHY互相连接的时候，它们自动协商以确定哪个是主机，并且哪个是从属设备。集成进PHY中的定时恢复电路66输出一个内部模式信号80，其表示是否PHY处于主或者从属模式之中，其是在初始建立期间在自动协商期间确定的。每个PHY因而工作在协商状态，并且这是由施加于多路复用器72的选择输入端和同步状态处理单元78的内部模式信号80表示的。将该PLL集成进PHY 12的优点之一是该PLL可以使用这个信号，其对于一个外部PLL是不可利用的。
该内部模式信号80被施加于多路复用器72的选择输入端，以取决于是否PHY处于主或者从属模式之中，选择或者层1基准或者rx clk信号作为一个到PLL 76的输入。
该定时恢复电路66还输出给定时功能模块一个ssm(同步状态消息)信号，其是在载波分级网络中发送定时必需的部分。这通过主PHY正常地嵌入在数据路径的开销中。典型地，该从属PHY从由主机提供的数据路径中恢复ssm信号和时钟。
该同步状态处理器78从数据路径中提取ssm，并且确定是否该恢复的时钟适合于用作该PLL的基准。如果同步状态处理器78确定同步信源不再是可利用的，该同步状态处理单元78将PLL 76放置为延期模式，因此，其保持其输出，例如基于历史数据。
本发明还可以应用于家用网络。这可以在家庭内使用以支持家庭联网同步。

Claims (10)

1.一个供同步分组网使用的物理接口，其中，网络被锁定到主基准源，并且物理接口可以或者以主或者以从属模式操作，包括集成到单个芯片上的：
网络接口，该网络接口用于连接到分组网链路；
定时恢复单元，该定时恢复单元用于从分组网链路输出恢复时钟信号和一个内部模式信号，该内部模式信号表示是否物理接口处于主或者从属模式之中，该主或者从属模式是在初始建立期间在自动协商期间确定的；
锁相环，该锁相环用于产生供具有基准输入的物理接口使用的定时信号；
模式信号发生器，该模式信号发生器用于产生表示所述物理接口是否是处于主或者从属模式之中的模式信号；和
多路复用器，该多路复用器取决于物理接口的模式状态，用于将来自定时恢复单元的所述时钟信号，或者来自主基准源的外部信号施加到所述基准输入。
2.如权利要求1所述的物理接口，其中，当所述物理接口是主模式的时候，所述模式信号发生器控制所述多路复用器去选择所述主基准源，并且当所述物理接口是从属模式的时候，去选择从分组网链路恢复的所述时钟信号。
3.如权利要求2所述的物理接口，其中，所述主基准源是可追踪的层1基准。
4.如权利要求2所述的物理接口，还包括同步状态处理单元，当所述物理接口是处于从属模式并且失去同步之中的时候，该同步状态处理单元用于将所述锁相环放置在延期模式。
5.如权利要求4所述的物理接口，其中，所述同步状态处理单元从数据路径中提取同步状态消息。
6.如权利要求1所述的物理接口，其中，所述锁相环输出用于所述物理接口的传输定时信号。
7.如权利要求1所述的物理接口，还包括连接到所述网络接口的数据处理单元和用于连接到开关或者处理器的第二接口。
8.如权利要求7所述的物理接口，其中，所述第二接口是MII接口。
9.如权利要求1所述的物理接口，其中，所述锁相环是一个模拟数字锁相环。
10.如权利要求1所述的物理接口，其中，所述同步分组网是同步以太网。
CN2007103020736A 2006-12-21 2007-12-21 集成的锁相环和网络phy或开关 Active CN101222315B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US87118606P 2006-12-21 2006-12-21
US60/871,186 2006-12-21
GBGB0712039.7A GB0712039D0 (en) 2006-12-21 2007-06-22 Integrated phase lock loop and network PHY or switch
GB0712039.7 2007-06-22

Publications (2)

Publication Number Publication Date
CN101222315A CN101222315A (zh) 2008-07-16
CN101222315B true CN101222315B (zh) 2012-02-01

Family

ID=39171388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103020736A Active CN101222315B (zh) 2006-12-21 2007-12-21 集成的锁相环和网络phy或开关

Country Status (4)

Country Link
US (1) US20080159270A1 (zh)
EP (1) EP1936848A1 (zh)
CN (1) CN101222315B (zh)
GB (1) GB0712039D0 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8467418B2 (en) * 2008-11-10 2013-06-18 Rockstar Consortium Us Lp Differential timing transfer over synchronous ethernet using digital frequency generators and control word signaling
FR2939587B1 (fr) * 2008-12-09 2011-04-08 Alcatel Lucent Horloge pour un noeud d'un reseau a commutation de paquets et procede de synchronisation associe.
KR101044521B1 (ko) * 2008-12-31 2011-06-27 엘에스산전 주식회사 네트워크에 연결된 슬레이브 장치들의 동기 제어장치
US8923341B2 (en) 2010-01-12 2014-12-30 Vitesse Semiconductor Corporation Method for switching master/slave timing in a 1000BASE-T link without traffic disruption
US20110305165A1 (en) * 2010-06-10 2011-12-15 Peiqing Wang Method and system for physical-layer handshaking for timing role transition
US8619755B2 (en) * 2010-09-10 2013-12-31 Broadcom Corporation Systems and methods for providing a dual-master mode in a synchronous ethernet environment
US9577648B2 (en) 2014-12-31 2017-02-21 Semtech Corporation Semiconductor device and method for accurate clock domain synchronization over a wide frequency range
US10205586B2 (en) * 2016-02-02 2019-02-12 Marvell World Trade Ltd. Method and apparatus for network synchronization
EP4016428A4 (en) * 2019-08-21 2022-09-14 Huawei Technologies Co., Ltd. DATA PROCESSING DEVICE AND SYSTEM

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6161160A (en) * 1998-09-03 2000-12-12 Advanced Micro Devices, Inc. Network interface device architecture for storing transmit and receive data in a random access buffer memory across independent clock domains
US6215816B1 (en) * 1997-03-04 2001-04-10 Texas Instruments Incorporated Physical layer interface device
CN1845621A (zh) * 2006-02-22 2006-10-11 华为技术有限公司 连接主基站与射频拉远单元的接口装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2312353B (en) * 1996-04-16 2000-12-06 Gpt Ltd Digital telecommunications transmision systems
US7085237B1 (en) * 2000-03-31 2006-08-01 Alcatel Method and apparatus for routing alarms in a signaling server
US6911868B1 (en) * 2001-11-06 2005-06-28 National Semiconductor Corporation Phase-locked loop frequency synthesizer using automatic loop control and method of operation
US20040148437A1 (en) * 2002-12-12 2004-07-29 Koji Tanonaka Synchronous network establishing method and apparatus
US7644194B2 (en) 2003-07-14 2010-01-05 Broadcom Corporation Method and system for addressing a plurality of Ethernet controllers integrated into a single chip which utilizes a single bus interface
US20050186920A1 (en) * 2004-02-19 2005-08-25 Texas Instruments Incorporated Apparatus for and method of noise suppression and dithering to improve resolution quality in a digital RF processor
US7702405B2 (en) * 2004-06-02 2010-04-20 Standard Microsystems Corporation System and method for transferring non-compliant packetized and streaming data into and from a multimedia device coupled to a network across which compliant data is sent
US7808991B2 (en) * 2004-07-30 2010-10-05 Agere Systems Inc. Network-based data transport architecture
US7643595B2 (en) * 2004-09-13 2010-01-05 Nortel Networks Limited Method and apparatus for synchronizing clock timing between network elements
US7660330B1 (en) * 2006-06-28 2010-02-09 Atrica Israel Ltd. Clock synchronization and distribution over an optical Ethernet network
US7649910B1 (en) * 2006-07-13 2010-01-19 Atrica Israel Ltd. Clock synchronization and distribution over a legacy optical Ethernet network

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215816B1 (en) * 1997-03-04 2001-04-10 Texas Instruments Incorporated Physical layer interface device
US6161160A (en) * 1998-09-03 2000-12-12 Advanced Micro Devices, Inc. Network interface device architecture for storing transmit and receive data in a random access buffer memory across independent clock domains
CN1845621A (zh) * 2006-02-22 2006-10-11 华为技术有限公司 连接主基站与射频拉远单元的接口装置

Also Published As

Publication number Publication date
GB0712039D0 (en) 2007-08-01
US20080159270A1 (en) 2008-07-03
EP1936848A1 (en) 2008-06-25
CN101222315A (zh) 2008-07-16

Similar Documents

Publication Publication Date Title
CN101222315B (zh) 集成的锁相环和网络phy或开关
CN101534185B (zh) 时间同步装置、方法和***
EP1940086B1 (en) Method, ethernet device and ethernet for solving the clock synchronization
EP1912361B1 (en) Method, system and device for clock transmission between sender and receiver
US7483450B1 (en) Method and system for link-based clock synchronization in asynchronous networks
EP3416314B1 (en) Time stamping network device
US8737389B2 (en) Egress clock domain synchronization to multiple ingress clocks
EP2130316B1 (en) Synchronous network device
US20090213873A1 (en) Method and system for synchronous high speed ethernet gfp mapping over an optical transport network
KR20050102668A (ko) 패킷화 네트워크 상에서 기준 클록을 위한 분배 수단을제공하는 방법
CN102237941A (zh) 时间同步***及方法
CN102013931A (zh) 时间同步方法及***、从属定时设备及主定时设备
CN103404226A (zh) 一种传输数据的方法及设备
MXPA04004402A (es) Transmision concurrente de trafico a partir de interfases de comunicacion multiples.
EP1909422A2 (en) Method and arrangement for transmitting time stamp information
CN101005349A (zh) 一种时钟同步方法和***
CN101174912B (zh) 一种面向以太网电路仿真业务基于时戳的自适应时钟方法
EP2093914B1 (en) A communication system and transmitting device
CN101621346B (zh) 一种具有自适应反馈的源同步接收装置及源同步方法
CN101145846A (zh) 光接入网络中传送业务定时与网络定时的装置和方法
CN101194448B (zh) 用于在以太网链路上发送时钟速率的方法和***及其装置
EP1583266A2 (en) Synchronisation for TDM services in packet networks
US20070076763A1 (en) Method and apparatus for performing synchronization for TDM services in packet networks
EP1340330B1 (en) An arrangement and method for transmitting data over a tdm bus
CN108494542B (zh) Ptn中网络负荷变化对ces acr时钟恢复影响的补偿方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: MICROSEMI SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: ZARLINK SEMICONDUCTOR AB

CP01 Change in the name or title of a patent holder

Address after: Ontario, CanadaK2K 3H4

Patentee after: Microsemi Semiconductor Corp.

Address before: Ontario, CanadaK2K 3H4

Patentee before: Zarlink Semiconductor AB