CN101044465A - 多芯片***、以及在其中传送数据的方法 - Google Patents

多芯片***、以及在其中传送数据的方法 Download PDF

Info

Publication number
CN101044465A
CN101044465A CNA2005800360059A CN200580036005A CN101044465A CN 101044465 A CN101044465 A CN 101044465A CN A2005800360059 A CNA2005800360059 A CN A2005800360059A CN 200580036005 A CN200580036005 A CN 200580036005A CN 101044465 A CN101044465 A CN 101044465A
Authority
CN
China
Prior art keywords
storage
storage chip
data
response
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800360059A
Other languages
English (en)
Other versions
CN101044465B (zh
Inventor
曹成奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101044465A publication Critical patent/CN101044465A/zh
Application granted granted Critical
Publication of CN101044465B publication Critical patent/CN101044465B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

公开了一种在存储芯片之间直接传送数据的多芯片***和方法。所述多芯片***包括第一和第二存储芯片、以及控制第一和第二存储芯片的操作的主机***。第一存储芯片响应于从主机***提供的本地传送信息控制第二存储芯片，将数据传送到第二存储芯片。第一存储芯片控制主机***在执行本地传送操作时不访问第二存储芯片。根据本发明，因为能够直接在存储芯片之间传送数据、而不需要主机***，所以，增强了多芯片***的效率，并且改善了数据传送速度。

Description

多芯片***、以及在其中传送数据的方法
技术领域
本发明关于多芯片***，其具体地涉及多芯片***、以及在其存储芯片之间直接传送数据的方法。
背景技术
多芯片***嵌入了可在各种应用(application)中操作的多个存储芯片、以及呈现(rendering)可与其应用相应使用的存储芯片的芯片组。该芯片组包括具有各种形式的存储接口块，以便支持与其用途相应的各种存储芯片的操作。
近来，随着例如多媒体数据的数据的容量增加，非常需要在小面积中包含具有大存储容量的存储芯片、以及具有高速数据速率的存储芯片的多芯片***。这样的多芯片***有利于在设计其硬件结构时，与高密度和大容量存储芯片的缺点相互补偿。
例如，因为需要使单元(cell)阈值电压的分布曲线(distributionprofile)变窄，并通过很小的单元串(cell string)电流来传导，所以，与非(NAND)快闪存储芯片采用递增阶跃脉冲编程(ISPP)方案。因此，与非快闪存储芯片具有比诸如DRAM芯片和SRAM芯片之类的易失性存储芯片的编程速度低得多的编程速度。为了克服与非快闪存储芯片在编程速度方面的这个缺点，将要存储在与非快闪存储芯片中的数据预先存储在能够以高速操作方式操作的易失性存储芯片中。相反地，还频繁地将数据从易失性存储芯片存储到诸如与非快闪存储芯片之类的非易失性存储芯片中。
发明内容
在传统的多芯片***中，通过被置于主机***中的***总线，而在存储芯片之间传送数据。换句话说，传统的多芯片***通过使用中央处理单元和DMA控制器而将数据加载到***总线的方法，将数据从源存储芯片传送到目标存储芯片。在该多芯片***中，在存储芯片之间传送数据的同时，数据占用***总线，这使得使用***总线的其它操作被禁用，因此降低了多芯片***的效率。
另一方面，在传统的多芯片***中的在存储芯片之间传送数据的时间从用于将数据从源存储芯片存储到主机***的缓冲器中的时间、以及用于将数据从该缓冲器传送到目标存储芯片的时间的总和得出。结果，在该***中的存储芯片之间传送数据时，存在因为数据被两次加载到主机***的***总线上而造成的数据传送时间太长的问题。
本发明针对于一种在存储芯片之间直接传送数据而不用伴随主机***的多芯片***和方法，其能够改进***的效率，并增强其中的数据传送速度。
发明的多芯片***包括：第一和第二存储芯片；以及控制第一和第二存储芯片的操作的存储器控制器。第一存储芯片响应于从存储器控制器输入的本地传送信息控制第二存储芯片，而以将数据直接被传送到第二存储芯片。
在此实施例中，还包括直接连接第一和第二存储芯片的存储器总线。通过该存储器总线，在第一和第二存储芯片之间传送数据。
在此实施例中，第一存储芯片包括：存储数据的存储核心；与第二存储芯片协作的接口单元；响应于从接口单元输入的命令而控制存储核心的操作的控制逻辑单元；以及本地传送控制器，其响应于本地传送信息和从控制逻辑单元输入的本地传送开始信号，而控制接口单元，以将数据传送到第二存储芯片。在本地传送模式中，当存储在存储核心中的数据被全部传送到控制逻辑单元时，生成本地传送开始信号。
在发明的另一个方面中，多芯片***包括：第一和第二存储芯片；以及分别控制第一和第二存储芯片的操作的第一和第二存储器控制器。第一存储芯片响应于从第二存储器控制器输入的本地传送信息而控制第二存储芯片，以将数据直接传送到第二存储芯片。
在此实施例中，还包括直接连接第一和第二存储芯片的存储器总线。通过该存储器总线而在第一和第二存储芯片之间传送数据。
在此实施例中，第一存储芯片包括：存储数据的存储核心；与第一存储器控制器协作的第一接口单元；与第二存储器控制器和第二存储芯片协作的第二接口单元；响应于从第一和第二接口单元输入的命令而控制存储核心的操作的控制逻辑单元；以及本地传送控制器，其响应于本地传送信息和从控制逻辑单元输入的本地传送开始信号，而控制接口单元，以将数据传送到第二存储芯片。在本地传送模式中，当存储在存储核心中的数据被全部传送到控制逻辑单元时，生成本地传送开始信号。
在发明的另一个方面中，一种多芯片***包括：第一和第二存储芯片；控制第一和第二存储芯片的操作的主机***；以及直接相互连接第一和第二存储芯片的存储器总线。第一存储芯片响应于从主机***输入的本地传送信息，将DMA请求信号提供到主机***，以禁止主机***在本地传送模式期间访问第一和第二存储芯片，并响应于从主机***输入的DMA批准信号，将命令提供到第二存储芯片，使得能够通过存储器总线将数据直接传送到第二存储芯片。
在此实施例中，该主机***包括：存储器控制器，其控制第一和第二存储芯片的操作，并提供本地传送信息；以及DMA控制器，其响应于DMA请求信号，请求中央处理单元延缓***总线的使用，并根据由中央处理单元作出的准予，而生成DMA批准信号。响应于DMA批准信号，存储器控制器被禁止。
在此实施例中，第一存储芯片包括：存储数据的存储核心；与第二存储芯片协作的接口单元；响应于从接口单元输入的命令而控制存储核心的操作的控制逻辑单元；以及本地传送控制器，其响应于本地传送信息和从控制逻辑单元输入的本地传送开始信号，而生成DMA请求信号，并响应于DMA批准信号，而控制接口单元，以将数据传送到第二存储芯片。在本地传送模式中，当存储在存储核心中的数据被全部传送到控制逻辑单元时，生成本地传送开始信号。
在发明的另一个方面中，一种多芯片***包括：第一和第二存储芯片；直接相互连接第一和第二存储芯片的存储器总线；分别控制第一和第二存储芯片的操作的第一和第二存储器控制器；相互连接第一和第二存储器控制器的***总线；以及DMA控制器，其响应于来自第一存储芯片的DMA请求信号，请求中央处理单元延缓***总线的使用，并根据由中央处理单元作出的准予而生成DMA批准信号。第一存储芯片响应于从第二存储器控制器输入的本地传送信息，而提供DMA请求信号，并且响应于输入的DMA批准信号，而向第二存储芯片提供命令，以使得能够通过存储器总线将数据直接传送到第二存储芯片。
在此实施例中，第一存储芯片包括：存储数据的存储核心；与第一存储器控制器协作的第一接口单元；与第二存储芯片和第二存储芯片协作的第二接口单元；控制逻辑单元，其响应于从第一和第二接口单元输入的命令而控制存储核心的操作；以及本地传送控制器，其响应于本地传送信息和从控制逻辑单元输入的本地传送开始信号，而生成DMA请求信号，并响应于DMA批准信号，而控制第二接口单元，以将数据传送到第二存储芯片。在本地传送模式中，当存储在存储核心中的数据被全部传送到控制逻辑单元时，生成本地传送开始信号。
在另一个实施例中，第一存储芯片包括：存储数据的存储核心；与第一存储器控制器协作的第一接口单元；与第二存储芯片和第二存储芯片协作的第二接口单元；控制逻辑单元，其响应于从第一和第二接口单元输入的命令而控制存储核心的操作；选择电路，其响应于熔断器选择，激活第一和第二接口单元中选择的一个；本地传送控制器，其响应于本地传送信息和从控制逻辑单元输入的本地传送开始信号，而生成DMA请求信号，并响应于DMA批准信号，而控制第二接口单元，以将数据传送到第二存储芯片；以及三态输入/输出驱动器，其连接到第一和第二接口单元，并响应于DMA批准信号被使能。
本发明还提供了一种在包括存储器控制器、以及第一和第二存储芯片的多芯片***中传送数据的方法。该方法包括以下步骤：(a)将本地传送信息从存储器控制器提供到第一存储芯片；以及(b)响应于本地传送信息，通过第一存储芯片控制第二存储芯片，以使得能够将数据传送到第二存储芯片。
在此实施例中，步骤(b)包括：响应于本地传送信息而准备数据传送；以及确认是否准备好数据传送。并将命令提供到第二存储芯片。
此外，在发明的另一个方面中，一种在包括主机***、第一和第二存储芯片、以及直接相互连接第一和第二存储芯片的存储器总线的多芯片***中传送数据的方法，该方法包括以下步骤：(a)将本地传送信息从主机***提供到第一存储芯片；以及(b)响应于本地传送信息，将DMA请求信号从第一存储芯片提供到主机***，所述本地传送信息禁止主机***访问第一和第二存储芯片；以及(c)响应于从主机***输入的DMA批准信号，将命令从第一存储芯片提供到第二存储芯片，所述DMA批准信号使得能够通过存储器总线而将数据直接传送到第二存储芯片。
在此实施例中，步骤(c)包括：响应于本地传送信息而准备数据传送；以及确认是否准备好数据传送。并将命令提供到第二存储芯片。
因为能够在存储芯片之间直接传送数据，所以，根据本发明的多芯片***、以及在其中传送数据的方法改善了传送速度、以及***的性能。
如上所述，根据本发明的多芯片***能够在存储芯片之间直接传送数据，而不通过附随的主机***，该多芯片***改善了数据传送速度和主机***的效率。
附图说明
包括附图以提供对发明的进一步理解，并且，附图被合并而且组成本说明书的一部分。所述附图与描述一起图解了本发明的示例性实施例，并用于解释本发明的原理。在附图中：
图1到7是图解根据本发明的实施例的多芯片***的框图；
图8是图解在图6或图7中示出的包括在DRAM控制器中的三态输入/输出驱动器中的一个的框图；
图9是图解在图6或图7中示出的包括在DRAM控制器中的三态输入/输出驱动器中的另一个的框图；以及
图10是示出根据本发明的在多芯片***中传送数据的方法的流程图。
具体实施方式
以下将参考附图更详细地描述本发明的优选实施例。但是，本发明可以不同的形式被实现，并且不应当如在此阐述的实施例所限定的那样被构造。相反地，提供这些实施例，使得本公开全面和完整，并且即将全面地向本领域的技术人员传达发明的范围。在整个说明书中，相同的附图标记指定相同的元素。
以下，将结合附图描述本发明的示例性实施例。
图1是图解根据本发明的第一实施例的多芯片***的框图。参考图1，多芯片***100由存储器控制器110、第一存储芯片120、第二存储芯片130、以及存储器总线140组成。第一存储芯片120采用与第二存储芯片130相同的接口协议。
存储器控制器110在常规(normal)模式期间提供命令、地址和控制信号，以便控制第一和第二存储芯片的总体操作。在本地传送操作期间，存储器控制器110向第一存储芯片120提供本地传送信息。在发明的说明书中，本地传送操作表示在存储芯片之间直接地传送数据的操作。本地传送信息包括：本地传送命令、源和目标地址、以及要传送的数据大小。
第一存储芯片120响应于从存储器控制器110输入的本地传送信息而控制第二存储芯片130，使得将数据从其直接传送到第二存储芯片130。针对这样的操作，第一存储芯片120包括存储核心(memory core)121、接口单元122、控制逻辑单元123、以及本地传送控制器124。
存储核心121由用来存储数据的多个存储单元构成。接口单元122在存储器控制器110和第二存储芯片130之间协同操作(cooperative)。接口单元122在常规操作中接收来自存储器控制器110的命令、地址和控制信号，而在本地传送操作中接收来自存储器控制器110的本地传送信息。第一存储芯片120通过接口单元122来控制第二存储芯片130。
控制逻辑单元123分析从接口单元122输入的命令，然后控制存储核心121的操作。在本地传送操作期间，控制逻辑单元123通过翻译本地传送命令，而从存储核心121的源地址读取数据。当存储在存储核心121的源地址中的数据被全部传送到控制逻辑单元123时，控制逻辑单元123生成本地传送开始信号。
本地传送控制器124响应于本地传送开始信号而控制接口单元122，以将数据从控制逻辑单元123传送到第二存储芯片130。本地传送控制器124通过接口单元122直接向第二存储芯片130提供写命令。
多芯片***100可更适应于相同种类的第一和第二存储芯片120和130，例如，第一和第二存储芯片120和130的种类均为与非快闪存储芯片或DRAM芯片。
第一存储芯片120响应于从存储器控制器110提供的本地传送信息而控制第二存储芯片130，使得通过存储器总线140将数据直接地传送到第二存储芯片。因为在存储芯片之间直接地传送数据，所以，多芯片***100可以显著改进的数据传送速度来操作。
图2是图解根据本发明的第二实施例的多芯片***的框图。参考图2，多芯片***200由存储器控制器210、第一存储芯片220、第二存储芯片230、以及存储器总线240组成。第一存储芯片220使用与第二存储芯片230不同的接口协议。
存储器控制器210包括第一和第二存储器控制器211和212。在常规模式期间，第一和第二存储器控制器211和212分别控制(regulate)第一和第二存储芯片220和230的操作。在本地传送操作期间，第二存储器控制器212向第一存储芯片220提供本地传送信息。
在图2中，第一存储芯片220包括存储核心221、第一接口单元222、第二接口单元223、控制逻辑单元224、以及本地传送控制器225。在本地传送模式期间，第一存储芯片220响应于从第二存储器控制器212输入的本地传送信息而控制第二存储芯片230，以将数据直接地传送到第二存储芯片230。
第一接口单元222以协作方式适用于第一存储器控制器211。另外，第二接口单元223适用于第二存储器控制器212、以及第二存储芯片230。控制逻辑单元224响应于从第一和第二接口单元222和223输入的命令，而控制存储核心221的操作。本地传送控制器225响应于本地传送信息和从控制逻辑单元224生成的本地传送开始信号而控制第二接口单元223，以将数据传送到第二存储芯片230。
在图2中，第一和第二存储芯片220和230的种类不同。例如，第一存储芯片220是与非快闪存储芯片，而第二存储芯片230是DRAM芯片。在本地传输模式期间，与非快闪存储芯片控制DRAM接口单元，使得响应于从DRAM控制器输入的本地传送信息，将数据直接地传送到DRAM芯片。
图3是图解根据本发明的第三实施例的多芯片***的框图。参考图3，多芯片***300由主机***310、第一存储芯片320、第二存储芯片330、以及存储器总线340组成。第一存储芯片320使用与第二存储芯片330相同的协议。
主机***310包括存储器控制器311、DMA控制器312、中央处理单元CPU313、以及***总线314。存储器控制器311控制第一和第二存储芯片320和330的总体操作。在本地传送模式期间，存储器控制器311将本地传送信息从CPU 313提供到第一存储芯片320。响应于本地传送信息，第一存储芯片320生成DMA请求信号DREQ。
DMA控制器312从第一存储芯片320接收DMA请求信号DREQ，并且请求CPU 313延缓(sus pend)使用***总线314。当CPU 313准予延缓请求时，DMA控制器312生成DMA批准(approval)信号DACK。随着DMA批准信号DACK的生成，存储器控制器311不能访问第一和第二存储芯片320和330。
第一存储芯片320包括本地传送控制器324。本地传送控制器324响应于从控制逻辑单元323输入的本地传送开始信号，而生成DMA请求信号DREQ。然后，响应于来自DMA控制器312的DMA批准信号DACK而控制接口单元322，使得将数据从第一存储芯片320传送到第二存储芯片330。
在本地传送模式处于激活时，多芯片***300控制主机***310不访问第一和第二存储芯片320和330。因此，多芯片***300能够执行本地传送操作，而不用伴随主机***310。当第一和第二存储芯片320和330的种类相同时，可更优选地操作多芯片***300。
图4是图解根据本发明的第四实施例的多芯片***的框图。参考图4，多芯片***400由主机***410、第一存储芯片420、第二存储芯片430、以及存储器总线440组成。多芯片***400可在第一和第二存储芯片420和430彼此使用不同的接口协议而操作的条件下使用。
主机***410包括第一和第二存储器控制器411和412。第一存储芯片420包括第一和第二接口单元422和423。在常规模式期间，第一接口单元422与第一存储器控制器411协作，而第二接口单元423与第二存储器控制器412以及第二存储芯片430协作。
图5是图解根据本发明的第四实施例的多芯片***的框图。参考图5，多芯片***500由主机***510、非易失性存储芯片520、易失性存储芯片530、以及存储器总线540组成。非易失性存储芯片520使用与易失性存储芯片530相同的接口协议。
主机***510包括易失性存储器控制器511，而非易失性存储芯片520包括易失性存储器接口单元522。易失性接口单元522自适应地与易失性存储器控制器511以及易失性存储芯片520操作。多芯片***500能够通过存储器总线540而在非易失性存储芯片520和易失性存储芯片530之间直接地传送命令和数据。
图6是图解根据本发明的第六实施例的多芯片***的框图。参考图6，多芯片***600由主机***610、与非快闪存储芯片620、DRAM芯片630、以及存储器总线640组成。在多芯片***600中，在本地传送模式期间，能够通过DRAM接口方案(scheme)将数据直接从与非快闪存储芯片620传送到DRAM芯片630。
主机***610包括快闪存储器控制器611和DRMA控制器612。DRMA控制器612与三态输入/输出驱动器613相关。响应于从DMA控制器615生成的DMA批准信号，而强制三态输入/输出驱动器613为浮接(floating)状态。从而，控制DRMA控制器612在本地转换模式期间不访问与非快闪存储芯片620和DRAM芯片630。后面，将参考图8详细地描述关于该三态输入/输出驱动器613的结构和操作。
快闪存储器控制器611控制与非快闪存储芯片620的操作。DRAM控制器612在常规模式中控制DRAM芯片630的操作，而在本地传送模式中控制与非快闪存储芯片620的操作。
与非快闪存储芯片620包括或非(NOR)快闪接口单元622、DRAM接口单元623、本地传送控制器626、以及DMA接口单元627。或非快闪接口单元622通过衰减器(pad)(未示出)从快闪存储器控制器611接收命令、地址、数据和控制信号。DRAM接口单元623通过三态输入/输出驱动器624从DRAM控制器612接收本地传送信息。三态输入/输出驱动器624由当输入和输出数据时接收命令的三态缓冲器构成。后面，将参考图9详细地描述关于该三态输入/输出驱动器624的结构和操作。
在本地传送模式期间，本地传送控制器626从控制逻辑单元625接收本地传送开始信号，然后，生成DMA请求允许信号DREQ_E。DMA控制接口单元627响应于DMA请求允许信号DREQ_E，而生成DMA请求信号DREQ。另外，控制接口单元627从主机***610接收DMA批准信号DACK，然后生成DMA主机批准信号DACK_H。本地传送控制器626响应于DMA主机批准信号DACK_H，而控制DRAM接口单元623，使得将命令和数据直接地传送到DRAM芯片630。在此期间，三态输入/输出驱动器624满足处于数据输出状态的条件。
多芯片***600包括：或非快闪接口单元622和DRAM接口单元623，其能够通过DRAM接口单元623而将命令和数据传送到DRAM芯片630。
图7是图解根据本发明的第七实施例的多芯片***的框图。参考图7，多芯片***700由主机***710、与非快闪存储芯片720、DRAM芯片730、以及存储器总线740组成。在多芯片***700中，与非快闪存储芯片720包括熔断器盒(fuse box)726和选择电路725。遵循已被预先设定的熔断器选择，通过或非接口单元723或DRAM接口单元724，选择性地导通三态输入/输出驱动器722。
多芯片***700能够减少在图6中示出的多芯片***600的输入/输出引脚的数目。换句话说，因为或非快闪和DRAM接口单元723和724共享三态输入/输出驱动器722，所以，能够更多地减少多芯片***700中的输入/输出引脚的数目。
图8是图解包括在图6或图7中示出的DRAM控制器中的三态输入/输出驱动器613或713的框图。参考图8，三态输入/输出驱动器613或713由衰减器81、三态缓冲器82、以及反相器(INV1)83组成。将三态缓冲器82的输出端OUT连接到衰减器81，并且将三态缓冲器82的启动(enable)节点EN连接到反相器83的输出端。反相器83接收DMA批准信号DACK。当DMA批准信号DACK转到高电平时，三态缓冲器82满足处于浮接状态的条件。
在本地传送模式期间，与非快闪存储芯片620或720(参考图6或图7)控制DRAM芯片630或730。换句话说，通过与非快闪存储芯片620或720驱动DRAM芯片630或730的地址和控制引脚。因此，在本地传送模式期间，DRAM控制器612或712不需要访问DRAM芯片630或730。结果，当DMA批准信号DACK成为高电平时，三态缓冲器82满足处于浮接状态的条件。
图9是图解包括在图6或图7中示出的DRAM控制器中的另一个三态输入/输出驱动器624或724的框图。参考图9，三态输入/输出驱动器624或724由衰减器91、输入缓冲器92、三态缓冲器93、以及反相器(INV2)94组成。
将输入缓冲器92的输入端IN连接到衰减器91，将输入缓冲器92的输出端OUT连接到DRAM接口单元623或724、或者或非快闪接口单元723。将输入缓冲器92的使能节点EN连接到反相器94的输出端。反相器94接收DMA主机批准信号DACK_H。
三态缓冲器93的输出端OUT连接到衰减器91，并且将三态缓冲器93的输入端IN连接到DRAM接口单元623或724、或者或非快闪接口单元723。三态缓冲器93的使能节点EN接收DMA主机批准信号DACK_H。
当DMA主机批准信号DACK_H处于低电平时，三态缓冲器93满足处于浮接状态的条件。否则，DMA主机批准信号DACK_H处于高电平，三态缓冲器93响应于对其施加的输入信号而驱动衰减器91。
在本地传送操作模式期间，DMA主机批准信号DACK_H转到高电平。因此，与非快闪存储芯片620或720(参考图6或图7)能够直接地驱动DRAM芯片630或730的地址，并控制其衰减器。
图10是示出根据本发明的在包括第一和第二存储芯片、以及控制第一和第二存储芯片的操作的主机***的多芯片***中传送数据的方法。
首先，在步骤S110，第一存储芯片从主机***接收本地传送信息。这里，本地传送信息包括：本地传送命令、源和目标地址、以及要传送的数据大小。
在步骤S120，响应于本地传送命令，而激活第一存储芯片120的存储核心。换句话说，第一存储芯片从存储核心的源地址读取数据。
在步骤S130，第一存储芯片的本地传送控制器确认第一存储芯片是否准备好向第二存储芯片传送数据。换句话说，本地传送控制器检查数据是否已被从第一存储芯片的存储核心全部传送到控制逻辑单元。如果准备好传送数据，则控制逻辑单元生成本地传送开始信号。
在步骤S140中，第一存储芯片响应于要传送的数据的准备，而生成DMA请求信号DREQ。向包括在主机***中的DMA控制器提供DMA请求信号DREQ。响应于DMA请求信号DREQ，DMA控制器请求***总线的总线占用。
在步骤S150，第一存储芯片确认是否已生成DMA批准信号DACK。当为了要传送的数据而准予***总线的总线占用时，DMA控制器生成DMA批准信号。如果生成了DMA批准信号DACK，则主机***被禁止访问第一和第二存储芯片。
在步骤S160，第一存储芯片接收DMA批准信号DACK，并禁用DMA请求信号DREQ。
在步骤S170，第一存储芯片响应于DMA批准信号DACK，而激活三态输入/输出驱动器，从而能够准备好用于输出的数据。
在步骤S180，第一存储芯片为第二存储芯片提供命令，该命令使第二存储芯片能够被访问。
在步骤S190，第一存储芯片通过存储器总线而向第二存储芯片传送数据。在此期间，数据能够以多个小单元被分开传送。并且，通过步骤S140到S190而重复小单元数据传输。如果完全传送了全部数据，则中止本地传送模式。
因为在存储芯片之间直接地传送数据，所以，在根据本发明的多芯片***中的传送数据的方法有效地改进了数据传送速度和***的性能。
虽然已经结合在附图中图解的本发明的实施例描述了本发明，但本发明不局限于此。本领域的技术人员将清楚，可对其产生各种代替、修改和改变，而不会背离本发明的范围和精神。

Claims (40)

1.一种多芯片***，包括：
第一和第二存储芯片；以及
存储器控制器，其控制第一和第二存储芯片的操作，其中，第一存储芯片响应于从存储器控制器输入的本地传送信息控制而第二存储芯片，以将数据直接地传送到第二存储芯片。
2.如权利要求1所述的多芯片***，其中，第一存储芯片向第二存储芯片直接提供命令。
3.如权利要求1所述的多芯片***，还包括直接连接第一和第二存储芯片的存储器总线，
其中，通过该存储器总线，在第一和第二存储芯片之间传送数据。
4.如权利要求1所述的多芯片***，其中，本地传送信息包括：本地传送命令、源和目标地址、以及要传送的数据大小。
5.如权利要求1所述的多芯片***，其中，第一存储芯片包括：
存储数据的存储核心；
接口单元，其与第二存储芯片协作；
控制逻辑单元，其响应于从接口单元输入的命令而控制存储核心的操作；以及
本地传送控制器，其响应于本地传送信息和从控制逻辑单元输入的本地传送开始信号，而控制接口单元，以将数据传送到第二存储芯片。
6.如权利要求5所述的多芯片***，其中，在本地传送模式中，当存储在存储核心中的数据被全部传送到控制逻辑单元时，生成本地传送开始信号。
7.如权利要求5所述的多芯片***，其中，第一和第二存储芯片的种类相同。
8.一种多芯片***，包括：
第一和第二存储芯片；以及
第一和第二存储器控制器，其分别控制第一和第二存储芯片的操作，
其中，在本地传送模式中，第一存储芯片响应于从第二存储器控制器输入的本地传送信息而控制第二存储芯片，以将数据直接地传送到第二存储芯片。
9.如权利要求8所述的多芯片***，其中，第一存储芯片向第二存储芯片直接提供命令。
10.如权利要求8所述的多芯片***，还包括直接连接第一和第二存储芯片的存储器总线，
其中，通过该存储器总线，在第一和第二存储芯片之间传送数据。
11.如权利要求8所述的多芯片***，其中，本地传送信息包括：本地传送命令、源和目标地址、以及要传送的数据大小。
12.如权利要求8所述的多芯片***，其中，第一存储芯片包括：
存储数据的存储核心；
第一接口单元，其与第一存储器控制器协作；
第二接口单元，其与第二存储器控制器和第二存储芯片协作；
控制逻辑单元，其响应于从第一和第二接口单元输入的命令而控制存储核心的操作；以及
本地传送控制器，其响应于本地传送信息和从控制逻辑单元输入的本地传送开始信号，而控制接口单元，以将数据传送到第二存储芯片。
13.如权利要求12所述的多芯片***，其中，在本地传送模式中，当存储在存储核心中的数据被全部传送到控制逻辑单元时，生成本地传送开始信号。
14.如权利要求12所述的多芯片***，其中第一和第二存储芯片的种类互不相同。
15.一种多芯片***，包括：
第一和第二存储芯片；
主机***，其控制第一和第二存储芯片的操作；以及
存储器总线，其直接相互连接第一和第二存储芯片，
其中，第一存储芯片响应于从主机***输入的本地传送信息，将DMA请求信号提供到主机***，以禁止主机***在本地传送模式期间访问第一和第二存储芯片，并响应于从主机***输入的DMA批准信号，将命令提供到第二存储芯片，使得能够通过存储器总线将数据直接传送到第二存储芯片。
16.如权利要求15所述的多芯片***，其中，主机***包括：
存储器控制器，其控制第一和第二存储芯片的操作，并提供本地传送信息；以及
DMA控制器，其响应于DMA请求信号，请求中央处理单元延缓***总线的使用，并根据由中央处理单元作出的准予，而生成DMA批准信号。
17.如权利要求16所述的多芯片***，其中，当生成了DMA批准信号时，存储器控制器被禁止访问第一和第二存储芯片。
18.如权利要求16所述的多芯片***，其中，存储器控制器包括：连接到衰减器、并满足响应于DMA批准信号而处于浮接状态的条件的三态缓冲器。
19.如权利要求16所述的多芯片***，其中，第一存储芯片包括：
存储核心，其存储数据；
接口单元，其与第二存储芯片协作；
控制逻辑单元，其响应于从接口单元输入的命令而控制存储核心的操作；以及
本地传送控制器，其响应于本地传送信息和从控制逻辑单元输入的本地传送开始信号，而生成DMA请求信号，并响应于DMA批准信号，而控制接口单元，以将数据传送到第二存储芯片。
20.如权利要求19所述的多芯片***，其中在本地传送模式中，当存储在存储核心中的数据被全部传送到控制逻辑单元时，生成本地传送开始信号。
21.如权利要求16所述的多芯片***，其中第一和第二存储芯片的种类相同。
22.一种多芯片***，包括：
第一和第二存储芯片；
存储器总线，其直接相互连接第一和第二存储芯片；
第一和第二存储器控制器，其分别控制第一和第二存储芯片的操作，其中；
***总线，其相互连接第一和第二存储器控制器；以及
DMA控制器，其响应于来自第一存储芯片的DMA请求信号，请求中央处理单元延缓***总线的使用，并根据由中央处理单元作出的准予而生成DMA批准信号，其中，第一存储芯片响应于从第二存储器控制器输入的本地传送信息，而提供DMA请求信号，并且响应于输入的DMA批准信号，而向第二存储芯片提供命令，以使得能够通过存储器总线将数据直接传送到第二存储芯片。
23.如权利要求22所述的多芯片***，其中，第二存储器控制器包括：连接到衰减器、并满足响应于DMA批准信号而处于浮接状态的条件的三态缓冲器。
24.如权利要求22所述的多芯片***，其中，第一存储芯片包括：
存储核心，其存储数据；
第一接口单元，其与第一存储器控制器协作；
第二接口单元，其与第二存储芯片和第二存储芯片协作；
控制逻辑单元，其响应于从第一和第二接口单元输入的命令而控制存储核心的操作；以及
本地传送控制器，其响应于本地传送信息和从控制逻辑单元输入的本地传送开始信号，而生成DMA请求信号，并响应于DMA批准信号，而控制第二接口单元，以将数据传送到第二存储芯片。
25.如权利要求24所述的多芯片***，其中，在本地传送模式中，当存储在存储核心中的数据被全部传送到控制逻辑单元时，生成本地传送开始信号。
26.如权利要求24所述的多芯片***，其中，第二接口单元包括：连接到衰减器、并响应于DMA批准信号而被使能的三态缓冲器。
27.如权利要求22所述的多芯片***，其中，第一和第二存储芯片的种类不同。
28.如权利要求22所述的多芯片***，其中，第一存储芯片为非易失性存储芯片，而第二存储芯片为易失性存储芯片。
29.如权利要求22所述的多芯片***，其中，第一存储芯片为与非快闪存储芯片；第二存储芯片为DRAM芯片；第一存储器控制器为快闪存储器控制器；并且，第二存储器控制器为DRMA控制器。
30.如权利要求22所述的多芯片***，其中，第一存储芯片包括：
存储核心，其存储数据；
第一接口单元，其与第一存储器控制器协作；
第二接口单元，其与第二存储芯片和第二存储芯片协作；
控制逻辑单元，其响应于从第一和第二接口单元输入的命令，而控制存储核心的操作；
选择电路，其响应于熔断器选择，而激活第一和第二接口单元中的可选择的一个；
本地传送控制器，其响应于本地传送信息和从控制逻辑单元输入的本地传送开始信号，而生成DMA请求信号，并响应于DMA批准信号，而控制第二接口单元，以将数据传送到第二存储芯片；以及
三态输入/输出驱动器，其连接到第一和第二接口单元，并响应于DMA批准信号而被使能。
31.如权利要求30所述的多芯片***，其中，第二接口单元包括：连接到衰减器、并满足响应于DMA批准信号而处于浮接状态的条件的三态缓存器。
32.如权利要求30所述的多芯片***，其中，第一存储芯片为与非快闪存储芯片；第二存储芯片为DRAM芯片；第一接口单元为或非快闪接口单元；并且，第二接口单元为DRAM接口单元。
33.一种在包括存储器控制器、以及第一和第二存储芯片的多芯片***中传送数据的方法，该方法包括以下步骤：
(a)将本地传送信息从存储器控制器提供到第一存储芯片；以及
(b)响应于本地传送信息，通过第一存储芯片控制第二存储芯片，以使得能够将数据传送到第二存储芯片。
34.如权利要求33所述的方法，其中，步骤(b)包括：
响应于本地传送信息而准备数据传送；以及
确认是否准备好数据传送，并将命令提供到第二存储芯片。
35.如权利要求33所述的方法，还包括：通过直接相互连接第一和第二存储芯片的存储器总线，而将数据从第一存储芯片直接传送到第二存储芯片。
36.如权利要求33所述的方法，其中，本地传送信息包括：本地传送命令、源和目标地址、以及要传送的数据大小。
37.一种在包括主机***、第一和第二存储芯片、以及直接相互连接第一和第二存储芯片的存储器总线的多芯片***中传送数据的方法，该方法包括以下步骤：
(a)将本地传送信息从主机***提供到第一存储芯片；以及
(b)响应于本地传送信息，将DMA请求信号从第一存储芯片提供到主机***，所述本地传送信息禁止主机***访问第一和第二存储芯片；以及
(c)响应于从主机***输入的DMA批准信号，将命令从第一存储芯片提供到第二存储芯片，所述DMA批准信号使得能够通过存储器总线而将数据直接传送到第二存储芯片。
38.如权利要求37所述的方法，其中，步骤(c)包括：
响应于本地传送信息而准备数据传送；以及
确认是否准备好数据传送，并将命令提供到第二存储芯片。
39.如权利要求37所述的方法，还包括：通过直接相互连接第一和第二存储芯片的存储器总线，将数据从第一存储芯片传送到第二存储芯片。
40.如权利要求37所述的方法，其中，本地传送信息包括：本地传送命令、源和目标地址、以及要传送的数据大小。
CN2005800360059A 2004-10-29 2005-07-26 多芯片***、以及在其中传送数据的方法 Active CN101044465B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020040087265 2004-10-29
KR1020040087265A KR100695890B1 (ko) 2004-10-29 2004-10-29 멀티 칩 시스템 및 그것의 데이터 전송 방법
PCT/KR2005/002416 WO2006046801A1 (en) 2004-10-29 2005-07-26 Multichip system and method of transferring data therein

Publications (2)

Publication Number Publication Date
CN101044465A true CN101044465A (zh) 2007-09-26
CN101044465B CN101044465B (zh) 2010-04-14

Family

ID=36228019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800360059A Active CN101044465B (zh) 2004-10-29 2005-07-26 多芯片***、以及在其中传送数据的方法

Country Status (6)

Country Link
US (1) US7710758B2 (zh)
EP (1) EP1817676A4 (zh)
JP (1) JP4841559B2 (zh)
KR (1) KR100695890B1 (zh)
CN (1) CN101044465B (zh)
WO (1) WO2006046801A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105446908A (zh) * 2014-08-27 2016-03-30 珠海全志科技股份有限公司 Dram组合控制方法
CN111984559A (zh) * 2019-05-22 2020-11-24 旺宏电子股份有限公司 用于数据传送的***及存储器装置

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007226380A (ja) * 2006-02-22 2007-09-06 Ricoh Co Ltd 不揮発性メモリカード
KR100843280B1 (ko) 2006-12-07 2008-07-04 삼성전자주식회사 메모리 시스템 및 그것의 데이터 전송 방법
KR100885915B1 (ko) 2007-02-27 2009-02-26 삼성전자주식회사 내부 통신이 가능한 멀티 메모리 칩 및 이를 구비하는시스템
WO2008131058A2 (en) 2007-04-17 2008-10-30 Rambus Inc. Hybrid volatile and non-volatile memory device
US8059443B2 (en) * 2007-10-23 2011-11-15 Hewlett-Packard Development Company, L.P. Three-dimensional memory module architectures
US8064739B2 (en) 2007-10-23 2011-11-22 Hewlett-Packard Development Company, L.P. Three-dimensional die stacks with inter-device and intra-device optical interconnect
CN102483710A (zh) * 2009-08-25 2012-05-30 惠普发展公司，有限责任合伙企业 纠错
KR101626084B1 (ko) * 2009-11-25 2016-06-01 삼성전자주식회사 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법
US9390035B2 (en) * 2009-12-21 2016-07-12 Sanmina-Sci Corporation Method and apparatus for supporting storage modules in standard memory and/or hybrid memory bus architectures
JP2012208975A (ja) * 2011-03-29 2012-10-25 Renesas Electronics Corp 半導体装置
WO2014041395A1 (en) 2012-09-12 2014-03-20 Freescale Semiconductor, Inc. System-on-chip device, method of peripheral access and integrated circuit
US9904802B2 (en) 2012-11-23 2018-02-27 Nxp Usa, Inc. System on chip
US9336411B2 (en) 2012-11-23 2016-05-10 Freescale Semiconductor, Inc. System on chip
US10445229B1 (en) 2013-01-28 2019-10-15 Radian Memory Systems, Inc. Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies
US10642505B1 (en) 2013-01-28 2020-05-05 Radian Memory Systems, Inc. Techniques for data migration based on per-data metrics and memory degradation
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
US11249652B1 (en) 2013-01-28 2022-02-15 Radian Memory Systems, Inc. Maintenance of nonvolatile memory on host selected namespaces by a common memory controller
WO2015008112A1 (en) 2013-07-18 2015-01-22 Freescale Semiconductor, Inc. System on chip and method therefor
KR101545952B1 (ko) * 2013-10-28 2015-08-21 (주)실리콘화일 스택 메모리 장치 및 그 동작 방법
US9547447B2 (en) * 2014-01-03 2017-01-17 Advanced Micro Devices, Inc. Dedicated interface for coupling flash memory and dynamic random access memory
US9542118B1 (en) 2014-09-09 2017-01-10 Radian Memory Systems, Inc. Expositive flash memory control
US10552085B1 (en) * 2014-09-09 2020-02-04 Radian Memory Systems, Inc. Techniques for directed data migration
US9690719B2 (en) 2014-09-11 2017-06-27 Nxp Usa, Inc. Mechanism for managing access to at least one shared integrated peripheral of a processing unit and a method of operating thereof
US11755255B2 (en) 2014-10-28 2023-09-12 SK Hynix Inc. Memory device comprising a plurality of memories sharing a resistance for impedance matching
KR102515924B1 (ko) * 2016-04-19 2023-03-30 에스케이하이닉스 주식회사 미디어 컨트롤러 및 이를 포함한 데이터 저장 장치
US10067903B2 (en) 2015-07-30 2018-09-04 SK Hynix Inc. Semiconductor device
US11515897B2 (en) 2015-05-29 2022-11-29 SK Hynix Inc. Data storage device
US11177835B2 (en) 2015-09-25 2021-11-16 SK Hynix Inc. Data storage device
KR102285940B1 (ko) 2015-05-29 2021-08-05 에스케이하이닉스 주식회사 데이터 처리 회로, 데이터 처리 회로를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US11611359B2 (en) 2015-05-29 2023-03-21 SK Hynix Inc. Data storage device
US10396827B2 (en) 2015-09-25 2019-08-27 SK Hynix Inc. Data storage device
US10552058B1 (en) 2015-07-17 2020-02-04 Radian Memory Systems, Inc. Techniques for delegating data processing to a cooperative memory controller
US10805392B2 (en) * 2015-08-13 2020-10-13 Advanced Micro Devices, Inc. Distributed gather/scatter operations across a network of memory nodes
KR20170025948A (ko) * 2015-08-31 2017-03-08 에스케이하이닉스 주식회사 반도체 시스템 및 제어 방법
US10162558B2 (en) 2015-10-30 2018-12-25 Micron Technology, Inc. Data transfer techniques for multiple devices on a shared bus
US10996890B2 (en) 2018-12-19 2021-05-04 Micron Technology, Inc. Memory module interfaces
US11301403B2 (en) 2019-03-01 2022-04-12 Micron Technology, Inc. Command bus in memory
US11175984B1 (en) 2019-12-09 2021-11-16 Radian Memory Systems, Inc. Erasure coding techniques for flash memory
US20210233585A1 (en) * 2020-01-29 2021-07-29 Micron Technology, Inc. Multichip memory package with internal channel
US11609879B2 (en) * 2021-02-26 2023-03-21 Nvidia Corporation Techniques for configuring parallel processors for different application domains
US20220109446A1 (en) * 2021-12-17 2022-04-07 Intel Corporation Systems And Methods For Configurable Interface Circuits

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6347864A (ja) * 1986-08-18 1988-02-29 Matsushita Graphic Commun Syst Inc メモリ間のデ−タ転送方法
JPH05299616A (ja) * 1992-04-16 1993-11-12 Hitachi Ltd 半導体記憶装置
JPH06161945A (ja) * 1992-11-27 1994-06-10 Matsushita Electric Ind Co Ltd メモリデータ転送装置
KR100222908B1 (ko) 1996-01-26 1999-10-01 사토 히로시 플래시 메모리 시스템
US6418506B1 (en) * 1996-12-31 2002-07-09 Intel Corporation Integrated circuit memory and method for transferring data using a volatile memory to buffer data for a nonvolatile memory array
JPH1139279A (ja) 1997-07-16 1999-02-12 Mitsubishi Electric Corp マイクロコンピュータおよびマルチチップモジュール
JP2001084173A (ja) * 1999-09-09 2001-03-30 Digital Electronics Corp メモリ装置
KR100383774B1 (ko) 2000-01-26 2003-05-12 삼성전자주식회사 공통 인터페이스 방식의 메모리 장치들을 구비한 시스템
JP4017177B2 (ja) * 2001-02-28 2007-12-05 スパンション エルエルシー メモリ装置
JP4059002B2 (ja) * 2001-06-13 2008-03-12 株式会社日立製作所 メモリ装置
US6683817B2 (en) * 2002-02-21 2004-01-27 Qualcomm, Incorporated Direct memory swapping between NAND flash and SRAM with error correction coding
JP2003308691A (ja) 2002-04-11 2003-10-31 Elpida Memory Inc 半導体記憶装置
US6721820B2 (en) 2002-05-15 2004-04-13 M-Systems Flash Disk Pioneers Ltd. Method for improving performance of a flash-based storage system using specialized flash controllers
KR100506062B1 (ko) * 2002-12-18 2005-08-05 주식회사 하이닉스반도체 복합형 메모리 장치
JP4419049B2 (ja) 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP4230886B2 (ja) * 2003-10-30 2009-02-25 株式会社東芝 マルチチップパッケージ型メモリシステム
US7287115B2 (en) * 2003-10-30 2007-10-23 Kabushiki Kaisha Toshiba Multi-chip package type memory system
US20060294295A1 (en) * 2005-06-24 2006-12-28 Yukio Fukuzo DRAM chip device well-communicated with flash memory chip and multi-chip package comprising such a device
KR100875978B1 (ko) * 2007-02-06 2008-12-26 삼성전자주식회사 메모리 카드 및 그것을 포함한 메모리 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105446908A (zh) * 2014-08-27 2016-03-30 珠海全志科技股份有限公司 Dram组合控制方法
CN105446908B (zh) * 2014-08-27 2018-12-21 珠海全志科技股份有限公司 Dram组合控制方法
CN111984559A (zh) * 2019-05-22 2020-11-24 旺宏电子股份有限公司 用于数据传送的***及存储器装置

Also Published As

Publication number Publication date
JP2008518350A (ja) 2008-05-29
US7710758B2 (en) 2010-05-04
WO2006046801A1 (en) 2006-05-04
EP1817676A1 (en) 2007-08-15
CN101044465B (zh) 2010-04-14
KR100695890B1 (ko) 2007-03-19
KR20060038105A (ko) 2006-05-03
US20090046533A1 (en) 2009-02-19
EP1817676A4 (en) 2008-07-09
JP4841559B2 (ja) 2011-12-21

Similar Documents

Publication Publication Date Title
CN101044465A (zh) 多芯片***、以及在其中传送数据的方法
CN109791519B (zh) 具有集成计算引擎的非易失性存储***和本地快速存储器的优化用途
JP6163532B2 (ja) メモリシステムコントローラを含む装置
CN110032333B (zh) 存储器***及其操作方法
CN1790548A (zh) 快闪存储器数据存储装置
CN105549898A (zh) 操作数据存储装置和主机及移动计算装置的方法
CN1892635A (zh) 存储卡及其主机设备
CN1702776A (zh) 存储卡、半导体装置和半导体存储器的控制方法
CN1637925A (zh) 提供多个工作电压的半导体器件卡
US11275516B2 (en) Host system configured to manage assignment of free block, data processing system including the host system, and method of operating the host system
US8621140B2 (en) Flash memory apparatus for controlling operation in response to generation of interrupt signal and method of controlling the same
US11507319B2 (en) Memory controller having a plurality of control modules and associated server
CN116547656A (zh) 具有用于命令处理的专用部分的存储器装置接口
TWI813669B (zh) 資料儲存裝置及其操作方法
US20190114106A1 (en) Nand direct access horizontal queue
CN1270253C (zh) 包含中央处理单元的大规模集成电路
US11954041B2 (en) Controller including map cache and memory system including controller
US9311257B2 (en) Semiconductor memory device, memory system and method of operating the same
CN1624673A (zh) 数据传输装置
JP2022047854A (ja) メモリシステム
US11656994B2 (en) Non-volatile memory with optimized read
KR20210000212A (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR102689712B1 (ko) 최적화된 판독을 갖는 비휘발성 메모리
CN115731997A (zh) 用于多面读取操作的精简命令序列
CN115938416A (zh) 多平面存储器装置中并行平面存取期间的余量管理

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant