CN100444285C - 多重位闪存的参考电流产生电路 - Google Patents
多重位闪存的参考电流产生电路 Download PDFInfo
- Publication number
- CN100444285C CN100444285C CNB021422621A CN02142262A CN100444285C CN 100444285 C CN100444285 C CN 100444285C CN B021422621 A CNB021422621 A CN B021422621A CN 02142262 A CN02142262 A CN 02142262A CN 100444285 C CN100444285 C CN 100444285C
- Authority
- CN
- China
- Prior art keywords
- reference current
- flash memory
- generating circuit
- memory unit
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
一种多重位闪存的参考电流产生电路,使用相同的一推升字线电压,来施加于不同参考电流产生单元的一分压电路,以产生不同参考电流产生单元的参考存储单元的栅极电压,而达成所需不同准位的参考电流,故可有效改善参考电流随着温度及电源电压VCC的变化而有不同漂移的问题。
Description
技术领域
本发明是有关于一种多重位闪存(Multiple Bit Flash Memory),且特别是有关于一种多重位闪存的参考电流产生电路。
背景技术
闪存是一种可以进行多次数据写入(Program)、读出(Read)与擦除(Erase)等动作的非易失性内存(Non-Volatile Memory),由于储存于其中的数据不会因为电源供应的中断而消失,且易于经过擦除与写入动作来变更其所储存数据的特性,因而普遍地应用于个人计算机等电子设备中。
典型的闪存是由许多的快闪存储单元(Flash Cell)所组成,每一快闪存储单元则通常用来储存一个位的数据。快闪存储单元的结构以掺杂的多晶硅制作浮栅极(Floating Gate)与控制栅极(Control Gate),而浮栅极与控制栅极之间则以介电层相隔,且浮栅极与基底间以隧穿氧化层(Tunnel Oxide)相隔。当对快闪存储单元进行写入/擦除数据的操作时,于其控制栅极与漏极施加偏压,以使电子注入浮栅极或将电子从浮栅极拉出。而当读取快闪存储单元中的数据时,则于控制栅极上施加一字线电压(Word-Line Voltage),此时浮栅极的带电状态会影响其下沟道(Channel)的开/关状态,而此沟道的开/关状态即为判读数据值“0”或“1”的依据。
随着半导体科技的进步及对于闪存容量增加的需求,于是发展出一种多重位闪存,也就是说,其中的每一快闪存储单元储存两个位以上的数据。因此,当读取快闪存储单元所储存的数据时,必须将读取的电流与参考电流作比较,来判断其所储存的数据值。
请参考图1所示,其为一闪存的二位快闪存储单元的启始电压(Threshold Voltage)分布示意图。图中的横坐标代表启始电压Vth大小,纵坐标则代表每一启始电压Vth的快闪存储单元的数量,通常其数量分布情形会如图所示而呈现一高斯分布。图中显示,当擦除快闪存储单元时,其启始电压Vth将位于EV以下;当写入“01”数据值至快闪存储单元时,其启始电压Vth将位于PV1至低于R2之间;当写入“10”数据值至快闪存储单元时,其启始电压Vth将位于PV2至低于R3之间;而当写入“11”数据值至快闪存储单元时,其启始电压Vth则位于PV3以上。故当执行擦除快闪存储单元时,将施加EV的字线电压于控制栅极,并通过读取的电流来判断擦除动作是否完成;当执行写入“01”、“10”及“11”数据值至快闪存储单元时,将分别施加PV1、PV2及PV3的字线电压于控制栅极,并通过读取的电流来判断写入动作是否完成;而当执行读取快闪存储单元储存的数据值时,则分别施加R1、R2及R3的字线电压于控制栅极,并通过读取的电流来判断读取的数据值为何,其中并将读取的电流与参考电流产生电路所产生的参考电流作比较,以判断其读取的数据值。
公知为了达成上述目的所使用的参考电流产生电路,以不同准位的推升字线电压(Boosted Word-Line Voltage,简称BWLV)施加于不同参考存储单元(reference Cell)的栅极来达成。如以上述的二位快闪存储单元为例,因共有EV、PV1、PV2、PV3、R1、R2及R3等擦除确认(Erase Verify)/写入确认(Program Verify)/读取(Read)的7种不同准位的字线电压,故将需要7种不同准位的推升字线电压来完成,如以3位快闪存储单元为例则更须15种不同准位的推升字线电压来完成。由于各推升字线电压易受温度及电源电压VCC变化的影响而有不同的变化,导致以此方式的参考电流产生电路所产生的各参考电流,亦将随着温度及电源电压VCC的变化而有不同的漂移。
发明内容
本发明提供一种参考电流产生电路,其可改善参考电流随着温度及电源电压VCC的变化而有不同漂移的问题。
为达上述及其它目的,本发明提供一种参考电流产生电路,适用于一多重位闪存,此参考电流产生电路包括复数个参考电流产生单元,而每一参考电流产生单元则包括一负载、一分压电路及一参考存储单元。负载具有第一连接端及第二连接端,第一连接端连接一工作电源,第二连接端则连接参考存储单元的第一源/漏极,参考存储单元的第二源/漏极接地,栅极连接一栅极电压,而栅极电压则由分压电路连接一推升字线电压分压而得。其中,每一参考电流产生单元的分压电路连接至相同的一推升字线电压,而分压电路分压所得的栅极电压,则依参考电流产生单元所需产生的参考电流的大小而不同。
本发明的较佳实施例中,其参考存储单元为一虚拟存储单元(Dummy Cell),而所谓的虚拟存储单元将相同结构的多重位闪存的快闪存储单元的浮栅极与控制栅极连接在一起而成,而分压电路则可以使用例如是电阻串联的分压电路。也就是説,参考存储单元的栅极由浮栅极与控制栅极连接在一起而成。其中,为了更易于掌握参考存储单元的特性,故将参考存储单元的沟道的长度与宽度的尺寸制作得较多重位闪存的快闪存储单元的沟道的长度与宽度的尺寸为大,例如设计参考存储单元的沟道的长度与宽度的尺寸为1μm。
此外,为了更进一步改善参考存储单元的特性,可将多于每一参考电流产生单元所需的参考存储单元制作于同一布局区块(bank)中,并取用其中的一参考存储单元或复数个相同参考存储单元来产生参考电流。而当取用同一布局区块中的复数个相同参考存储单元来产生参考电流时,将取用的所有相同参考存储单元并联连接在一起,以产生参考电流。
由上述的说明中可知,由于本发明提供的一种参考电流产生电路使用相同的一推升字线电压,来施加于不同参考电流产生单元的一分压电路,以产生不同参考电流产生单元的参考存储单元的栅极电压,而达成所需不同准位的参考电流,故可有效改善参考电流随着温度及电源电压VCC的变化而有不同漂移的问题。
为让本发明的上述和其它目的、特征、和优点能更明显易懂,下文特以较佳实施例,并配合所附图式,作详细说明。
附图说明
图1显示一闪存的二位快闪存储单元的启始电压分布示意图;
图2显示根据本发明较佳实施例的一种参考电流产生电路示意图;
图3显示根据本发明较佳实施例的一种参考电流产生电路的参考电流关系曲线示意图。
标号说明
200参考电流产生电路 210、270负载
211、271第一连接端 212、272第二连接端
213、273第一源/漏极 214、274第二源/漏极
311、312、31n、371、372、37n分压电路
411、412、41n、471、472、47n栅极
具体实施方式
请参考图2所示,其为根据本发明一较佳实施例的一种参考电流产生电路示意图。图中显示,此参考电流产生电路200包括m个参考电流产生单元bank1~bankm,此处m的值需视其使用此参考电流产生电路200的多重位闪存的快闪存储单元位数而定,如以二位快闪存储单元为例则m=7,而以三位快闪存储单元为例则m=15,其它位数的快闪存储单元则依此类推,以下将以二位快闪存储单元也即m=7为例来说明。
如以二位快闪存储单元为例则图中将有bank1~bank7等共7个参考电流产生单元,参考电流产生单元bank1包括负载210、分压电路311~31n及源/漏极并联连接的参考存储单元k11~k1n,而参考电流产生单元bank7则包括负载270、分压电路371~37n及源/漏极并联连接的参考存储单元k71~k7n,其它未绘示的参考电流产生单元bank2~bank6的结构也同。
其中,参考存储单元k11~k7n例如为一虚拟存储单元(DummyCell),也即将相同结构的多重位闪存的快闪存储单元的浮栅极与控制栅极连接在一起而成。也就是说,参考存储单元k11~k7n的栅极由浮栅极与控制栅极连接在一起而成。因一般沟道尺寸较大的制作工艺,其特性会较易于掌握,故为了更易于掌握此参考存储单元k11~k7n的特性,使产生的参考电流更为准确,乃将此参考存储单元k11~k7n的沟道的长度与宽度的尺寸,制作得较多重位闪存的快闪存储单元的沟道的长度与宽度的尺寸为大,例如当多重位闪存的制作工艺使用0.18μm制作工艺时,可将参考存储单元k11~k7n的沟道的长度与宽度的尺寸设计为1μm。
此外,在布局设计时,为了更进一步改善参考存储单元k11~k7n的特性,可将每一参考电流产生单元bank1~bank7所需的参考存储单元k11~k7n分别制作于同一布局区块(bank)中。也即参考存储单元k11~k1n制作于同一布局区块中,而参考存储单元k71~k7n也制作于另一布局区块中,并于每一布局区块选用非布局区块边界的参考存储单元来使用,以降低边际效应造成的特性变化因素。
如图所示,参考电流产生单元bank1的负载210具有第一连接端211及第二连接端212,第一连接端211连接一工作电源VDD,第二连接端212则连接参考存储单元k11~k1n等并联连接的第一源/漏极213,参考存储单元k11~k1n等并联连接的第二源/漏极214则接地,参考存储单元k11~k1n的栅极411~41n则分别连接至分压电路311~31n所产生的栅极电压VG11~VG1n,每一分压电路311~31n并联连接至一推升字线电压BWLV,以产生栅极电压VG11~VG1n,其中将每一分压电路311~31n中串联电阻R111~R1n2的分压比值设计为相同,以获得相同的栅极电压VG11~VG1n。
另参考电流产生单元bank7的负载270具有第一连接端271及第二连接端272,第一连接端271连接一工作电源VDD,第二连接端272则连接参考存储单元k71~k7n等并联连接的第一源/漏极273,参考存储单元k71~k7n等并联连接的第二源/漏极274则接地,参考存储单元k71~k7n的栅极471~47n则分别连接至分压电路371~37n所产生的栅极电压VG71~VG7n,每一分压电路371~37n并联连接至一推升字线电压BWLV,以产生栅极电压VG71~VG7n其中将每一分压电路371~37n中串联电阻R711~R7n2的分压比值设计为相同,以获得相同的栅极电压VG71~VG7n。
此外,因产生的参考电流Id与参考存储单元本身的沟道宽度W、沟道长度L、栅极电压VG及启始电压Vth关系如下:
Id∝W/L(VG-Vth)
而每一参考存储单元k11~k7n的启始电压Vth、沟道宽度W与沟道长度L在本实施例中均设计为相同,故将每一参考电流产生单元bank1~bank7的分压电路串联电阻R111~R7n2的分压比值,依所需产生的参考电流Id1~Id7的大小而设计为不同,以获得不同的栅极电压VG,亦即以图2为例时,栅极电压VG11=VG12=.....=VG1n且栅极电压VG71=VG72=.....=VG7n,但栅极电压VG11等与栅极电压VG71等则不相等,故可产生不同的参考电流Id1~Id7,其关系曲线如图3所示。
上述的每一参考电流产生单元bank1~bank7虽然是以复数个相同的参考存储单元k11~k1n....k71~k7n等来产生不同的参考电流Id1~Id7,或也可进一步求取其平均值作为参考电流Id1~Id7。然熟悉此术者应知,也可在每一参考电流产生单元bank1~bank7中,只取用其中的一参考存储单元来产生参考电流Id1~Id7。例如在参考电流产生单元bank1中,只取用其中的参考存储单元k11来产生参考电流Id1,而在参考电流产生单元bank7中,只取用其中的参考存储单元k71来产生参考电流Id7,其它的参考存储单元则不并入此参考电流产生电路中。
综上所述,本发明至少具有以下的优点:
1、由于使用相同的一推升字线电压,而以不同比值的分压电路产生不同的栅极电压,来达成所需不同准位的参考电流,故可有效改善参考电流随着温度及电源电压VCC的变化而有不同漂移的问题。
2、由于使用非临界尺寸(non-critical dimension)的参考存储单元的沟道宽度与长度及选择同一布局区块(bank)中复数个参考存储单元的一或复数个参考存储单元来产生参考电流,故较易掌握每一参考存储单元的特性。
虽然本发明已以较佳实施例公开如上,然其并非用以限定本发明,任何熟悉此技术者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视权利要求书所界定者为准。
Claims (7)
1、一种参考电流产生电路,适用于一多重位闪存,其特征在于:包括复数个参考电流产生单元,每一该些参考电流产生单元包括:
一负载,具有一第一连接端及一第二连接端,该第一连接端连接一工作电源;
一参考存储单元,具有一栅极、一第一源/漏极及一第二源/漏极,该第一源/漏极连接该第二连接端,该第二源/漏极接地,该栅极连接一栅极电压,该栅极电压由一分压电路连接一推升字线电压分压而得;
其中,每一该些参考电流产生单元的该分压电路连接至相同的一该推升字线电压,而该分压电路的分压比值,则依该些参考电流产生单元所需产生的参考电流的大小而不同。
2、如权利要求1所述的参考电流产生电路,其特征在于:其中该参考存储单元为一虚拟存储单元,该虚拟存储单元是将相同结构的多重位闪存的快闪存储单元的浮栅极与控制栅极连接在一起而成。
3、如权利要求2所述的参考电流产生电路,其特征在于:其中该参考存储单元的沟道的长度与宽度的尺寸,较该多重位闪存的快闪存储单元的沟道的长度与宽度的尺寸为大。
4、如权利要求3所述的参考电流产生电路,其特征在于:其中该参考存储单元的沟道的长度与宽度的尺寸为1μm。
5、如权利要求1所述的参考电流产生电路,其特征在于:其中的该参考存储单元位于同一布局区块(bank)中的多个相同参考存储单元之一。
6、如权利要求5所述的参考电流产生电路,其特征在于:其中的该参考存储单元与位于同一布局区块中的多个相同参考存储单元并联连接在一起,以产生该参考电流。
7、如权利要求1所述的参考电流产生电路,其特征在于:其中的该分压电路以电阻串联而成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021422621A CN100444285C (zh) | 2002-08-28 | 2002-08-28 | 多重位闪存的参考电流产生电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021422621A CN100444285C (zh) | 2002-08-28 | 2002-08-28 | 多重位闪存的参考电流产生电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1479318A CN1479318A (zh) | 2004-03-03 |
CN100444285C true CN100444285C (zh) | 2008-12-17 |
Family
ID=34147991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021422621A Expired - Lifetime CN100444285C (zh) | 2002-08-28 | 2002-08-28 | 多重位闪存的参考电流产生电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100444285C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6284295B2 (ja) * | 2012-09-14 | 2018-02-28 | エイブリック株式会社 | 分圧回路 |
CN104425011B (zh) * | 2013-08-26 | 2018-05-01 | 北京兆易创新科技股份有限公司 | 一种闪存阵列的参考单元、闪存阵列 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1141491A (zh) * | 1995-05-16 | 1997-01-29 | 株式会社东芝 | 非易失性半导体存储装置 |
EP1030991A1 (en) * | 1997-11-10 | 2000-08-30 | Giorgio Pegoraro | Valve unit for the adjustment of under pressure fluid flow |
CN1304179A (zh) * | 1999-09-28 | 2001-07-18 | 株式会社东芝 | 非易失性半导体存储装置 |
US20020085436A1 (en) * | 2000-12-30 | 2002-07-04 | Seung Ho Chang | Circuit and method for programming and reading multi-level flash memory |
-
2002
- 2002-08-28 CN CNB021422621A patent/CN100444285C/zh not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1141491A (zh) * | 1995-05-16 | 1997-01-29 | 株式会社东芝 | 非易失性半导体存储装置 |
EP1030991A1 (en) * | 1997-11-10 | 2000-08-30 | Giorgio Pegoraro | Valve unit for the adjustment of under pressure fluid flow |
CN1304179A (zh) * | 1999-09-28 | 2001-07-18 | 株式会社东芝 | 非易失性半导体存储装置 |
US20020085436A1 (en) * | 2000-12-30 | 2002-07-04 | Seung Ho Chang | Circuit and method for programming and reading multi-level flash memory |
Also Published As
Publication number | Publication date |
---|---|
CN1479318A (zh) | 2004-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8539144B2 (en) | Nonvolatile semiconductor memory device with advanced multi-page program operation | |
US6288944B1 (en) | NAND type nonvolatile memory with improved erase-verify operations | |
US8017994B2 (en) | Nonvolatile semiconductor memory | |
US20140119127A1 (en) | Dielectric charge trapping memory cells with redundancy | |
TWI699769B (zh) | 用於具有共同源極線的記憶胞之系統、方法及設備 | |
CN101510442B (zh) | 存储器阵列的操作方法 | |
KR100935889B1 (ko) | 플래시 메모리 장치에서의 e - fuse 데이터 저장 방법 | |
AU2001255732A1 (en) | Electrically-eraseable programmable read-only memory having reduced-page-size program and erase | |
CN101345085A (zh) | 闪存设备以及擦除闪存设备的方法 | |
US20090097323A1 (en) | Bitline current generator for a non-volatile memory array and a non-volatile memory array | |
CN105229745A (zh) | 在存储器中共享支持电路 | |
CN1937078B (zh) | 多重操作模式的非易失性存储器 | |
KR100512502B1 (ko) | 반도체 기억 장치 | |
JP3474614B2 (ja) | 不揮発性半導体メモリ装置及びその動作方法 | |
CN100444285C (zh) | 多重位闪存的参考电流产生电路 | |
JP5261003B2 (ja) | 半導体記憶装置 | |
CN100389470C (zh) | 多重位闪存的参考电流产生电路 | |
KR100222811B1 (ko) | 불휘발성 반도체 기억 장치 | |
US6266280B1 (en) | Method of programming nonvolatile semiconductor device at low power | |
US6665212B1 (en) | Reference current generating circuit of multiple bit flash memory | |
US10885984B1 (en) | Area effective erase voltage isolation in NAND memory | |
JPH11176179A (ja) | 不揮発性半導体記憶装置 | |
CN100342454C (zh) | 多重位闪存的参考电流产生电路 | |
US6687160B1 (en) | Reference current generation circuit for multiple bit flash memory | |
JP2005078685A (ja) | 不揮発性半導体記憶装置及びその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20081217 |