CH675323A5 - - Google Patents
Download PDFInfo
- Publication number
- CH675323A5 CH675323A5 CH506287A CH506287A CH675323A5 CH 675323 A5 CH675323 A5 CH 675323A5 CH 506287 A CH506287 A CH 506287A CH 506287 A CH506287 A CH 506287A CH 675323 A5 CH675323 A5 CH 675323A5
- Authority
- CH
- Switzerland
- Prior art keywords
- conductive layer
- substrate
- layer
- combined adhesive
- adhesive
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
1
CH 675 323 A5
2
Beschreibung
TECHNISCHES GEBIET
Die vorliegende Erfindung bezieht sich auf das Gebiet der Dünnschichtschaltungen. Sie betrifft insbesondere ein Verfahren zum Herstellen einer Dünnschichtschaltung, welches Verfahren die folgenden Schritte umfasst:
- ein Substrat wird ganzflächig mit einer haftvermittelnden Schicht und einer elektrisch gut leitenden, in ihrer Leifähigkeit Metallen gleichen Schicht versehen;
- auf das beschichtete Substrat wird in vorgegebenen Bereichen eine Abdeckung aufgebracht;
- auf dem abgedeckten Substrat wird in den nicht abgedeckten Bereichen selektiv wenigstens eine Verstärkungsschicht galvanisch abgeschieden;
- die Abdeckung wird entfernt; und
- in den vormals abgedeckten Bereichen wird das Substrat freigeätzt.
Ein solches Verfahren ist z.B. aus dem Artikel von J.P. Cummings und LS. Weinman, int. J. Hybrid Microelectronics (GB), Vol. 4, Nr. 1, S. 18-23 (1981) bekannt.
STAND DER TECHNIK
Die konventionelle (gedruckte) Leiterplatte genügt den heutigen gesteigerten Anforderungen häufig nicht mehr. Insbesondere stösst man bei diesen Leiterplatten in folgenden Punkten an technische Grenzen:
- bei hohen Frequenzen;
- bei hohen Packungsdichten mit entsprechend feinen Leiterbahnen;
- bei Verwendung von Komponenten mit grosser Abwärme;
- bei der Realisierung eines grossen Betriebstemperaturbereichs; und
- bei Schaltungen mit hohen Strömen.
Um diese Grenzen zu überwinden, ist man bisher vermehrt dazu übergegangen, Leitermuster z.B. auf einer Keramik herzustellen.
Bekannte Beispiele für entsprechende Technologien sind;
(a) das sog. «direct bonding» von Kupferfolie auf Al203-Keramik (siehe z.B. EP-A 20 115 158),
(b) die Dickschichttechnik (Verwendung von Leitpasten auf Kupferbasis);
(c) die direkte Verkupferung der Keramik durch Anätzen in NaOH, Bekeimen mit Pd, chemische Kup-ferabscheidung und anschliessendes selektives galvanisches Verstärken (ein solches Verfahren ist z.B. als «Ceraclad»-Verfahren der Firma PCK (USA) bekannt); und
(d) die Dünnschichttechnik bei der zunächst nacheinander auf das Keramik-Substrat eine Haftschicht und eine Leitschicht aufgebracht werden und dann eine selektive galvanische Verstärkung stattfindet (siehe z.B. den eingangs genannten Artikel, insbesondere (Fig. 3)).
Speziell die unter (c) und (d) genannten Verfahren gestatten die Herstellung von doppelseitigen Schaltungen mit metallisierten Durchkontaktie-rungslöchern und sind daher bei zunehmender Komplexität der Schaltungen von besonderem Interesse.
Beim Verfahren (c) der Direkt-Verkupferung ist es jedoch schwierig, eine ausreichende Haftfestigkeit der Leiterbahnen auf dem Substrat zu erhalten. Darüber hinaus kann ein Überschuss an Pd-Keimen zu Nebenschlüssen führen. Wegen dieser Probleme und der damit verbundenen hohen Anforderungen an die Prozessführung ist dieses Verfahren für allgemeine Anwendungen nur wenig geeignet.
Einfacher zu beherrschen ist demgegenüber das Verfahren (d) der Dünnschichttechnik. Gleichwohl ist dieses Verfahren vor allem von der Ätztechnik her anspruchsvoll: Wie aus dem eingangs genannten Artikel bezüglich des (plate + etch)-Verfahrens (Fig. 3) hervorgeht, muss beim Freilegen des Substrats in den vorher durch Photoresist abgedeckten Bereichen die Cr-Haftschicht in Anwesenheit der galvanisch verstärkten Cu-Leiterbahnen geätzt werden. Da beide Metalle ein sehr unterschiedliches Ätzverhalten aufweisen, müssen bei diesem Ätzschritt besondere Vorkehrungen getroffen werden, die das Verfahren verkomplizieren.
DARSTELLUNG DER ERFINDUNG
Aufgabe der vorliegenden Erfindung ist es nun, die oben dargestellten Schwierigkeiten bei der Dünnschichttechnik zu beseitigen.
Die Aufgabe wird bei einem Verfahren der eingangs genannten Art dadurch gelöst, dass
- als haftvermittelnde Schicht und elektrisch gut leitende Schicht eine einzige kombinierte Haft/Leitschicht verwendet wird; und
- die kombinierte Haft/Leitschicht in einem einzigen Schritt auf das Substrat aufgebracht wird.
Der Kern der Erfindung besteht also darin, die bisherige Schichtfolge aus einer schwer ätzbaren Haftschicht und einer Leitschicht durch eine einzige kombinierte, homogene Haft/Leitschicht zu ersetzen. Diese kombinierte Haft/Leitschicht kann dann in ihrer Zusammensetzung so gewählt werden, dass sie in gleicher Weise ätzbar ist wie die galvanisch aufgebrachte Verstärkungsschicht der Leiterbahnen.
Gemäss einem ersten bevorzugten Ausführungsbeispiel der Erfindung besteht die kombinierte Haft/Leitschicht zum überwiegenden Teil aus einem elektrisch gut leitenden Metall, wie es üblicherweise in der Verbindungstechnik Venwendung findet, beispielsweise Ag, AI, Au, Cu, Fe, Ni, Zn, und zu einem geringen Teil aus einem oxidationsfreudigen Metall.
Insbesondere kann als das elektrisch gut leitende Metall Cu gewählt werden. Das oxidationsfreudi-ge Metall ist dann eines aus der Reihe Cr, Ta, Ti, W, Zr, Nb, Mo und Ce, speziell Cr, und liegt mit einem Anteil von 5-15 Atom-% in der Schicht vor.
Für Mikrowellenschaltungen enthält die kombinierte Haft/Leitschicht gemäss einem weiteren bevorzugten Ausführungsbeispiel zum überwiegen5
10
15
20
25
30
35
40
45
50
55
60
65
2
3
CH 675 323 A5
4
den Teil Ni und einen Anteil von etwa 7 Gew.-% V. Hierdurch können Korrosionseffekte sicher vermieden werden.
Weitere Ausführungsbeispiele der Erfindung ergeben sich aus den abhängigen Patentansprüchen.
KURZE BESCHREIBUNG DER ZEICHNUNG
Die Erfindung soll nachfolgend anhand von Ausführungsbeispielen im Zusammenhang mit der Zeichnung näher erläutert werden. Es zeigen:
Fig. 1A-E verschiedene Schritte beim Herstellen einer doppelseitigen Dünnschichtschaltung nach dem Stand der Technik; und
Fig. 2A-D entsprechende Schritte bei der Herstellung einer solchen Schaltung nach der Erfindung.
WEGE ZUR AUSFÜHRUNG DER ERFINDUNG
Die folgenden Erläuterungen der Erfindung beziehen sich auf eine doppelseitige Dünnschichtschaltung mit metallisierten Durchkontaktierungslö-chern. Selbstverständlich kann die Erfindung auch bei jeder anderen Art von Dünnschichtschaltung angewandt werden.
In Fig. 1A-E sind verschiedene Schritte dargestellt, die bei der Herstellung einer galvanisch verstärkten doppelseitigen Dünnschichtschaltung nach dem bekannten Verfahren durchlaufen werden.
Ausgangspunkt ist hierbei ein dünnes, flächiges Substrat 1, welches ein oder mehrere Durchkontak-tierungslöcher 2 aufweist (Fig. 1A).
Nach der üblichen Oberflächen-Vorbehandlung (z.B. Reinigen) wird dieses Substrat 1 ganzflächig mit einer dünnen Haftschicht 3 (z.B. 20-50 nm Cr) versehen (Fig. 1B).
Die Innenwände der Durchkontaktierungslöcher 2 werden in diese Beschichtung mit einbezogen.
Über dieser Haftschicht 3 wird dann eine Leitschicht 4 ganzflächig aufgebracht (Fig. 1C), die z.B. aus 200 nm Cu besteht und den Stromtransport bei der späteren galvanischen Abscheidung einer Verstärkungsschicht übernimmt.
Haftschicht 3 und Leitschicht 4 können beispielsweise durch die bekannte Technik des Sputterns auf dem Substrat 1 abgeschieden werden.
Es folgt dann der Prozess der selektiven galvanischen Verstärkung, bei dem zunächst vorgegebene Bereiche auf dem Substrat 1 mittels einer Abdeckung 6 (z.B. aus Photoresist) abgedeckt werden, und dann mittels galvanischer Abscheidung selektiv in den nichtabgedeckten Bereichen wenigstens eine Verstärkungsschicht 5 erzeugt wird (Fig. 1D).
Die Verstärkungsschicht 5 kann beispielsweise eine 5-10 Mikrometer dicke Cu-Schicht sein. Denkbar sind aber auch Schichtenfolgen aus mehreren Verstärkungsschichten mit unterschiedlichen Metallen (z.B. Cu, Ni und Au).
Nachdem in den nichtabgedeckten Bereichen des Substrats 1 durch die Verstärkungsschicht 5 die gewünschte Leiterbahndicke erreicht worden ist, wird die Abdeckung 6 entfernt, und an den vorher abgedeckten Stellen das Substrat 1 freigelegt, indem Leitschicht 4 und Haftschicht 3 dort abgeätzt werden (Fig. 1E). Es entsteht so die fertige Dünnschichtschaltung, die beidseitig in den nicht abgedeckten Bereichen Leiterbahnen oder -flächen aufweist, die teilweise über die metallisierten Durchkontaktierungslöcher 2 miteinander in Verbindung stehen.
Wie bereits eingangs erwähnt, treten bei diesem bekannten Verfahren während der Freiätzung des Substrats (Schritt von Fig.1D zu Fig. 1E) Probleme auf, weil hier in Gegenwart der leicht ätzbaren (Cu)-Verstärkungsschicht 5 die vergleichsweise schwer ätzbare (Cr)-Haftschicht 3 abgetragen werden muss.
Andere oxidationsfreudige und damit haftvermittelnde Metalle werfen ähnliche Probleme auf.
2 Nach der Erfindung, wie sie beispielhaft in Fig.2A-D dargestellt ist, werden speziell diese Ätzprobleme dadurch umgangen, dass auf eine eigenständige Haftschicht vollkommen verzichtet wird, und statt dessen eine einzige kombinierte Haft/Leitschicht verwendet wird, die sowohl die Funktion der herkömmlichen Haftschicht 3 als auch der herkömmlichen Leitschicht 4 wahrnimmt.
Diese kombinierte Haft/Leitschicht besteht vorzugsweise zu einem überwiegenden Teil aus einem elektrisch gut leitenden Metall wie z.B Ni (Leitschichtfunktion) und zu einem geringen Teil aus einem oxidationsfreudigen Metall (Haftschichtfunk-tion).
Mit dieser Art der Zusammensetzung kann eine gute Ätzbarkeit der ganzen Schicht erzielt werden, ohne dass die Haftschichtfunktion beeinträchtigt wird.
Zugleich entfällt innerhalb des Herstellungsverfahrens ein Beschichtungsvorgang.
Das dargestellte Ausführungsbeispiel geht (Fig. 2A) ebenfalls von einem Substrat 1 mit Durch-kontaktierungslöchern 2 aus.
Gemäss einem bevorzugten Ausführungsbeispiel besteht dieses Substrat aus einer Keramik, insbesondere aus AI2O3 (Dickschichtsubstrat: 96% AI2O3; Dünnschichtsubstrat: 99,6% AI2O3) oder AIN.
Gemäss einem anderen Ausführungsbeispiel kann es sich bei dem Substrat 1 aber auch um ein Siliziumwafer handeln (z.B. im Zusammenhang mit VLSI-Schaltungen).
Das Substrat 1 wird, wiederum nach entsprechender Vorbehandlung, mit der kombinierten Haft/Leitschicht 7 ganzflächig beschichtet (Fig. 2B), wobei die Dicke dieser Schicht naturgemäss grösser ist, als die der Haftschicht 3 in Fig. 1B, weil sie zugleich auch die Leitschichtfunktion übernehmen muss.
Nach dem Aufbringen der kombinierten Haft/Leitschicht 7 schliessen sich (Fig. 2C, D) dieselben Schritte an, wie beim bekannten Verfahren (Fig. 1D, E): selektive galvanische Verstärkung mit der Verstärkungsschicht 5 und Freiätzen des Substrats 1 an den vorher abgedeckten Stellen.
Wenn die Verstärkungsschicht 5 beispielsweise aus Cu besteht, ist es vorteilhaft, die Zusammensetzung der kombinierten Haft/Leitschicht so zu
5
10
15
20
25
30
35
40
45
50
55
60
65
3
5
CH 675 323 A5
6
wählen, dass sie sich bei diesem Freiätzen wie Cu verhält.
Die kombinierte Haft/Leitschicht 7 besteht dann vorzugsweise zum überwiegenden Teil aus Cu, und enthält einen Anteil von 5-15 Atom-% eines Metalls aus der Reihe Cr, Ta, Ti, W, Zr, Nb, Mo und Ce, insbesondere Cr.
Im speziellen Fall von Mikrowellenschaltungen, wo Cu wegen seiner leichten Korrodierbarkeit weniger gut einzusetzen ist, und Verstärkungsschichten aus Ni und Au verwendet werden, wird vorzugsweise eine kombinierte Haft/Leitschicht gewählt, die zum überwiegenden Teil aus Ni besteht, und einen Anteil von etwa 7 Gew.-% V enthält.
In allen Fällen kann die kombinierte Haft/Leitschicht 7 als Legierung oder aber als Gemisch der einzelnen Komponenten vorliegen.
Besonders günstig ist es, die kombinierte Haft/Leitschicht durch Sputtern, speziell aus einem einzigen Target, aufzubringen. Dieses einzige Target enthält dann die Komponenten der Schicht als Legierung oder Gemisch in entsprechender Zusammensetzung.
An dieser Stelle sei darauf hingewiesen, dass solche kombinierten Targets (z.B. Au 5% Cr) aus der EP-A 20 237 206 bekannt sind, und dort zum Aufsputtern von haftvermittelnden AuCr-Schich-ten auf Quarz verwendet worden sind.
Insgesamt ergibt sich mit der Erfindung ein Verfahren zum Herstellen einer Dünnschichtschaltung, das die beim herkömmlichen Verfahren mit dem Ätzen verbundenen Schwierigkeiten vermeidet, einen Beschichtungsprozess einspart, und damit besonders einfach und zuverlässig durchzuführen ist.
Claims (8)
1. Verfahren zum Herstellen einer Dünnschichtschaltung, welches Verfahren die folgenden Schritte umfasst:
(a) ein Substrat (1) wird ganzflächig mit einer haftvermittelnden Schicht und einer elektrisch gut leitenden, in ihrer Leitfähigkeit Metallen entsprechenden Schicht versehen;
(b) auf das beschichtete Substrat wird in vorgegebenen Bereichen eine Abdeckung (6) aufgebracht;
(c) auf dem abgedeckten Substrat wird in den nicht abgedeckten Bereichen selektiv wenigstens eine Verstärkungsschicht (5) galvanisch abgeschieden;
(d) die Abdeckung wird entfernt; und
(e) in den vormals abgedeckten Bereichen wird das Substrat (1) freigeätzt;
dadurch gekennzeichnet, dass
(f) als haftvermittelnde Schicht und elektrisch gut leitende Schicht eine einzige kombinierte Haft/Leitschicht (7) verwendet wird; und g) die kombinierte Haft/Leitschicht (7) in einem einzigen Schritt auf das Substrat (1) aufgebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die kombinierte Haft/Leitschicht (7) zum überwiegenden Teil aus einem elektrisch gut leitenden Metall mit mindestens der Leitfähigkeit von
Fe und zu einem geringen Teil aus einem oxidations-freudigen Metall besteht.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die kombinierte Haft/Leitschicht (7) zum überwiegenden Teil aus Cu besteht, und einen Anteil von 5-15 Atom-% eines Metalls aus der Reihe Cr, Ta, Ti, W, Zr, Nb, Mo und Ce, insbesondere Cr, enthält.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die kombinierte Haft/Leitschicht (7) zum überwiegenden Teil aus Ni besteht, und einen Anteil von etwa 7 Gew.-% V enthält.
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die kombinierte Haft/Leitschicht (7) durch Sputtern auf das Substrat (1) aufgebracht wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass zum Sputtern ein einziges Target verwendet wird, welches die verschiedenen Komponenten der kombinierten Haft/Leitschicht (7) in entsprechender Zusammensetzung enthält.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Substrat (1) eine Keramik, insbesondere aus AI2O3 oder AIN, verwendet wird.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Substrat (1) ein Siliziumwafer verwendet wird.
5
10
15
20
25
30
35
40
45
50
55
60
65
4
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH506287A CH675323A5 (de) | 1987-12-24 | 1987-12-24 | |
DE19883837009 DE3837009A1 (de) | 1987-12-24 | 1988-10-31 | Verfahren zum herstellen einer duennschichtschaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH506287A CH675323A5 (de) | 1987-12-24 | 1987-12-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
CH675323A5 true CH675323A5 (de) | 1990-09-14 |
Family
ID=4287307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CH506287A CH675323A5 (de) | 1987-12-24 | 1987-12-24 |
Country Status (2)
Country | Link |
---|---|
CH (1) | CH675323A5 (de) |
DE (1) | DE3837009A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6184579B1 (en) | 1998-07-07 | 2001-02-06 | R-Amtech International, Inc. | Double-sided electronic device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3907004A1 (de) * | 1989-03-04 | 1990-09-06 | Contraves Ag | Verfahren zum herstellen von duennschichtschaltungen |
EP0386458A1 (de) * | 1989-03-04 | 1990-09-12 | Oerlikon-Contraves AG | Verfahren zum Herstellen von Dünnschichtschaltungen mit Zinnstrukturen |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3360349A (en) * | 1965-04-01 | 1967-12-26 | Sperry Rand Corp | Copper layer bonded to a non-conductive layer by means of a copper alloy |
US3832176A (en) * | 1973-04-06 | 1974-08-27 | Eastman Kodak Co | Novel photoresist article and process for its use |
EP0163830A2 (de) * | 1984-04-06 | 1985-12-11 | International Business Machines Corporation | Mehrschicht-Substrate für integrierte Schaltungen und Verfahren zum Herstellen derselben |
DE3433251A1 (de) * | 1984-08-16 | 1986-02-27 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur herstellung von galvanischen lotschichten auf anorganischen substraten |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2290762A1 (fr) * | 1974-11-06 | 1976-06-04 | Lignes Telegraph Telephon | Procede de realisation de contacts ohmiques pour circuits en couche mince |
DE3524832A1 (de) * | 1985-07-11 | 1987-01-15 | Siemens Ag | Herstellung von duennfilmschaltungen |
-
1987
- 1987-12-24 CH CH506287A patent/CH675323A5/de not_active IP Right Cessation
-
1988
- 1988-10-31 DE DE19883837009 patent/DE3837009A1/de not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3360349A (en) * | 1965-04-01 | 1967-12-26 | Sperry Rand Corp | Copper layer bonded to a non-conductive layer by means of a copper alloy |
US3832176A (en) * | 1973-04-06 | 1974-08-27 | Eastman Kodak Co | Novel photoresist article and process for its use |
EP0163830A2 (de) * | 1984-04-06 | 1985-12-11 | International Business Machines Corporation | Mehrschicht-Substrate für integrierte Schaltungen und Verfahren zum Herstellen derselben |
DE3433251A1 (de) * | 1984-08-16 | 1986-02-27 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur herstellung von galvanischen lotschichten auf anorganischen substraten |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6184579B1 (en) | 1998-07-07 | 2001-02-06 | R-Amtech International, Inc. | Double-sided electronic device |
Also Published As
Publication number | Publication date |
---|---|
DE3837009A1 (de) | 1989-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2637667C2 (de) | Halbleiteranordnung | |
DE2847356C2 (de) | Verfahren zur Herstellung einer gedruckten Schaltung mit Widerstandselementen | |
DE102006050890B4 (de) | Verfahren zur Herstellung einer Leiterplatte mit feinen Leiterstrukturen und lötaugenfreien Durchkontaktierungen | |
DE2554691C2 (de) | Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung | |
DE19645854A1 (de) | Verfahren zur Herstellung von Leiterplatten | |
EP0016925B1 (de) | Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten | |
DE2425464C3 (de) | Verfahren zur Herstellung von Dunnschicht-Aperturblenden für Korpuskularstrahlgeräte | |
DE3700912C2 (de) | ||
DE4203114A1 (de) | Bandtraeger fuer halbleitergeraete und verfahren zur herstellung desselben | |
DE2147573C2 (de) | Verfahren zur Herstellung von mikroelektronischen Schaltungen | |
EP0234487B1 (de) | Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung | |
EP0386459A1 (de) | Verfahren zum Herstellen von Dünnschichtschaltungen | |
CH675323A5 (de) | ||
DE4136198A1 (de) | Verfahren zur herstellung eines strukturierten duennfilm-widerstandsschichtsystems sowie schaltungsanordnung mit einem insbesondere nach diesem verfahren hergestellten duennfilm-widerstandsschichtsystem | |
DE69920144T2 (de) | Verfahren zur Verstärkung von Luftbrücken-Schaltungen | |
DE2251829A1 (de) | Verfahren zur herstellung metallisierter platten | |
DE69023816T2 (de) | Verfahren zur Herstellung gedruckter Schaltungsplatten. | |
EP0386458A1 (de) | Verfahren zum Herstellen von Dünnschichtschaltungen mit Zinnstrukturen | |
DE60115175T2 (de) | Widerstandselement aus mehreren resistiven Schichten | |
DE2903428C2 (de) | Verfahren zur Herstellung von Schaltungen in Dünnschichttechnik mit Dickschichtkomponenten | |
DE2234408A1 (de) | Verfahren zur herstellung einer elektrischen leiteranordnung | |
DE1665395B1 (de) | Verfahren zur herstellung gedruckter leiterplatten | |
DE3812494C1 (de) | ||
DE1790025C (de) | Verfahren zur Herstellung galvanisch verstärkter metallischer Mikrostrukturen | |
DE3527967A1 (de) | Verfahren zur herstellung von leiterplatten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PL | Patent ceased |